信号配線に使用できるはずの配線リソースが、回路の電源ネットワークに使用されてしまっている場合がある。ICプロトタイピングにおける電源ネットワーク生成/解析では、ネットワークで使用する配線リソースを正確に把握するために、プレースホルダとなる電源メッシュを迅速に生成する必要がある。この生成/解析では、電圧降下とエレクトロマイグレーションに対する要件を必要十分に満たす電源ネットワークを作成することも必要である。電源の配線にどのメタル層を使用するのか、配線の幅はどれだけ必要か、電源配線セグメント間の距離はどのくらい確保するべきなのかといったことを知る必要がある。設計者は時に、電源設計の経験則に基づいて電源メッシュを構成し、その結果、過度のメッシュを作成してしまうことがある。つまり、要件は十分に満たしているものの、配線リソースを必要以上に使用してしまうのである。それに対し、ICプロトタイピングにおいても電源ネットワークジェネレータのようなツールを使用すれば、効率的な電源構造を構築することができる。

　電源設計用のツールの中には、設計者が電圧降下の解析を開始する前に、電源メッシュが物理的に正しいことを求めるものもある。多くのセルやハードマクロを含む大規模な回路においては、この要件は、解析のために何日もかけて電源配線を用意しなければならないことを意味する。その作業は、迅速さが要求されるプロトタイピングの性質とは相反するものである。この作業を短時間に行うには、近接度に基づいて接続可能性を表すことのできる電源ネットワーク生成/解析ツールを利用するとよい。これにより、設計者は詳細な接続を実施することなく、主要なメッシュ構造の配線を行うことが可能になる。この方法により、設計フローの早い段階で電圧降下やエレクトロマイグレーションの特性を調べることができ、さらには電源メッシュ内の層/幅/ピッチを変更した場合のトレードオフについても解析することができる。

　プロトタイピングの最中にさまざまなメッシュ構造を解析し、メッシュにおける電圧降下やエレクトロマイグレーション特性を電源パッドセルの数や位置を変えて解析するのは有効な手法である。その際、理解しておくべきなのは、単に電源パッドを追加するといったことが、必ずしも改善につながるとは限らないということだ。例えば、ハードマクロの背後に電源パッドを配置すると、メッシュに接続するのが困難になり、大きな電流を供給できなくなる。ICプロトタイピングにおける電源配線では、設計者に詳細な接続を行わせることなく、電源セルの配置に対してwhat if解析を迅速に行えるようにする必要がある。what if解析によって、経験に基づいて予測する場合よりも電源パッドセルの数を減らせる可能性も出てくる。パッド数に制約がある設計において、電源パッドセルの数を減らすことができれば、チップ全体のサイズを小さくすることが可能になる（図5）。

　ICプロトタイピングにおける信号配線の主な目的は、より早い段階でタイミング解析を行えるようにすることである。詳細実装時の配線の難易度を評価するために混雑の激しい領域を特定し、配線負荷の情報を得るために詳細実装時の配線の状況を正確に予測する。マクロの配置や電源の構造は、実装時に配線混雑の要因になる場合が多い。十分な時間があれば、実装ツールの配線アルゴリズムは、混雑する領域の配線を行うために何百回もの試行を繰り返す。

　プロトタイピングでは、実装時に変更を施すことで配線の混雑を回避できるのか否かを確認することが重要である。事前に混雑を軽減したり排除したりすることができれば、実際に配線を行う際の労力が軽減され、最終的に配線が完成しないというリスクも抑えることが可能だ。ICプロトタイピングにおける配線は、混雑している領域を即座に特定し、そうした問題を最小化する（図6）。混雑を最小化できれば、プロトタイピング時に行った配線はそのまま実装時の配線に反映されることになり、少ない手間でタイミング解析に使用する配線負荷の抽出を正確に行うことが可能になる。