ΔΣ型A-Dコンバータの要点
（その3）

[2008年06月号]

By Bonnie Baker

この記事を : 印刷する

ブックマーク

メールで送る

目次に戻る

　ΔΣ変調方式を利用したA-Dコンバータ（以下、ΔΣ型A-Dコンバータ）では、ΔΣ変調器（以下、変調器）の後段に帯域制限フィルタとデシメーション（間引き）フィルタが配置される。これらの回路は、変調器からの1ビットデータ（1は正のフルスケール値、0は負のフルスケール値に対応）を受け取り、フィルタリングを行う。

　変調器からの出力は、高周波ノイズ（量子化ノイズにシェーピングが施されたもの）を含んでいる。また、変調器の部分でオーバーサンプリングされているので、本来のサンプリング周波数よりもデータレートが高い。そのため、変調器からの出力は、A-D変換の結果得られたデジタルデータとしてそのまま使用することはできない。そこで、帯域制限フィルタによって高周波ノイズを低減し、デシメーション機能により出力レートを低下させるのである。

　この帯域制限機能とデシメーション機能はIC内部では、1つのデジタルフィルタとして構成されることが多い。図1は、デジタルフィルタ内における信号の変化の様子を表している。図1（a）は帯域制限処理を行った結果であり、この部分のデータレートは変調器と同じオーバーサンプリングレートとなる。図1（a）において、1ビットの変調器出力を基に、24ビットのコード列としてもともとの正弦波信号が再現されていることに注目されたい。24ビットという数値自体は単なる例だが、時間領域表現による変換結果からは、このような高精度（高分解能で低ノイズ）のデータが帯域制限フィルタの作用によって得られているかのように見える。しかし、実際には帯域制限フィルタによる効果は副次的なものだと言える。高い精度が実現される主たる要因は、変調器におけるノイズシェーピングの効果により低周波領域のノイズが低減されたことである（図1（b））。

図1　デジタルフィルタ内部の信号

　ほとんどのΔΣ型A-Dコンバータでは、帯域制限フィルタとして、移動平均型のものが用いられている。すなわち、変調器から順次出力される1ビットデータの数個ずつの平均値を出力する方法である。この処理を、次々に送られてくるデータに対して順次繰り返す。例えば、k番目からk－3番目のデータの平均値を求め、次にk－1番目からk－4番目のデータの平均を出すといった具合である。その際、単純に平均値を求めるのではなく、個々のデータに係数をかけて平均を求める形のFIR（finite impulse response）型のフィルタがよく用いられる。この演算によって生じる端数を表現するためには多ビットが必要であり、ここで1ビットのデータが多ビット化されるのだと考えれば理解しやすいだろう。

　デジタルフィルタのもう1つの機能がデシメーションである。これはデータレートを本来のサンプリングレートまで落とす処理だ（図1（c））。このデシメーション機能は、通常、帯域制限処理の一部に組み込んだ形で行われる。例えば、帯域制限フィルタとしてSINC（sin（x）/xの関数）型のフィルタを用い、その内部回路の前段にある積分回路ではオーバーサンプリングレートで処理を行って、後段の微分回路の部分を本来のサンプリングレートで処理することによりデータを間引くといった具合である。

　周波数領域で表現すると、デジタルフィルタは、図1（b）のように、ローパスフィルタとして働くことになる。これにより、変調器の出力に含まれる高周波の量子化ノイズが低減され、高精度のデジタル信号が本来のサンプリングレートで出力されるのである。