機器の高性能化に伴い、その部品として用いられるICにもより高い性能が求められるようになった。最近のICは、データ転送を高速に行うための外部インターフェース（以下、I/F）として、ソースシンクロナス（同期）I/Fを採用している。ソースシンクロナスI/Fとは、送信側が同期用のクロック（出力クロック）を供給するタイプのI/Fである（別掲記事『ソースシンクロナスI/Fの概要』を参照）。従来は、受信側と送信側に同じ同期クロックを供給して通信するコモンシンクロナスI/Fが使われていた。しかし、このI/Fでは配線遅延などの問題により高速化が難しくなったことからソースシンクロナスI/Fが考え出された。最近では、多くのICがPCI ExpressやDDR SDRAM（double data rate synchronous dynamic random access memory）、EV6バスなどに代表されるこの方式のI/Fを備えている。

　このソースシンクロナスI/Fのセットアップ時間やホールド時間をATE（automated test equipment：自動試験装置）を用いて試験する場合、位相ジッターや位相ドリフト、スキューなどの影響を受けて試験が正確に行えないという問題がある。これは、一般的なATEが、対象とする信号に対して、タイミングが固定された1つのストローブを用いて検査を行っていることに起因する問題である。つまり、測定対象の位相が動的に変化する場合、タイミングマージンが減少して正確な試験が行えないのだ。特に高速なクロックを用いるソースシンクロナスI/Fを試験する際にはこの点に注意する必要がある。