MicroBlazeバージョン7は、コンフィギュラブルな32ビットのプロセッサであり、高速動作が可能な5ステージパイプラインと消費ロジック数が少ない3ステージパイプラインの2つのパイプライン構成が可能である。プロセッサのコア部分を同社のFPGAである「Spartan-3」や「Virtex-5」に組み込んだ場合、それぞれ900～1000個、700～800個のLUT（lookup table：同社FPGAの論理ブロック）を要する。Virtex-5に組み込んだ場合、動作周波数が210MHzで、処理能力が240 DMIPS（Dhrystoneベンチマークを用いた指標で、1秒間に2億4千万個の命令を処理できる）だという。また、FPGAに複数のMicroBlazeを組み込んでマルチコアプロセッサ構成にすることも可能だ。

　改版によって、同プロセッサでは、MMUのサポートの追加と、コプロセッサにアクセスする命令であるFSL（fast simple link）の拡張、浮動小数点数演算命令の拡張が行われた。

　MMUは、MMUモードとMPU（memory protection unit）モード、特権モードの3つのモードで構成することができる。MMUモードは、仮想アドレス変換とメモリー保護、特権レベルの設定をサポートしており、Linuxなどの高機能なOSを実行することが可能である。MPUモードは、特権レベルの設定とメモリー保護の機能のみを備えたモードで、仮想メモリー変換は省かれている。特権モードは、特権レベルのみをサポートする。MMUモードが最も高機能だが、FPGA内の多くのLUTを消費し、Virtex-5やSpartan-3にMMUモードを実装した場合には、それぞれ910個と1100個のLUTを要する。

　ユーザーが設計した論理回路やDSPをコプロセッサとして用いた場合、それにアクセスするための命令がFSL命令である。従来は最大8個のコプロセッサに対応していたが、改版によって最大16個に対応可能となった。

　浮動小数点数演算ユニットで行われた拡張は、整数と浮動小数点数を変換する命令と浮動小数点数の平方根を求める命令の追加である。それによって、例えば平方根を求める場合に従来500サイクル要していたが、それを28サイクルに短縮できるという。

　PLB v4.6は、米IBM社が開発した「CoreConnect」バスアーキテクチャの1つであり、共有接続とポイントツーポイント接続の両方の接続形態をとることが可能である。バス幅は、32/64/128ビットの3つから1つを選択することができる。

　マルチポートメモリーコントローラは、複数の外部ポートとDMA（direct memory access）コントローラを備える。これによって、例えばプロセッサと直接接続されたポイントツーポイントの高速な接続とプロセッサの周辺回路と共有されるバスへの接続という2つの経路からのアクセスをサポートするメモリーを実現することができる。つまり、メモリーに内蔵されたDMAコントローラによって、メモリー周辺回路間のデータ転送とプロセッサによるメモリーアクセスの並列化などが可能になった。

　Xilinx社でエンベデッドプロセッシング/DSPマーケティングディレクタを務めるTim Erjavec氏によれば、従来は「組み込みプロセッサにおいては、機能が簡素化されたマイクロOSや小さなカーネルを動作させるのが一般的」だった。それに対し、近年は「フル機能のOSを動作させたいという要望が増加している。それに応えるためにMicroBlazeをMMUに対応させた」（同氏）のだという。

　また、同社のFPGAにはPowerPCを搭載している製品がある。MicroBlazeとPowerPCの2種のプロセッサのすみ分けに関して、ザイリンクスでマーケティング本部マーケティングシニアマネジャを務める澤田修氏は、「ハイエンドの製品ではPowerPCを搭載したFPGAを使用し、ミドルクラスやローエンドの製品ではMicroBlazeを搭載したFPGAを使用するという位置付けになる」と述べた。EDK9.2では、MicroBlazeの周辺回路とPowerPCの周辺回路を扱うことが可能であり、周辺回路を同じにしてプロセッサだけを容易に変更できる。加えて、周辺回路のIPに用意されたドライバを再コンパイルすればPowerPCとMicroBlazeの両方に用いることができるため、ソフトウエアの移植も容易だという。

（小野 明久）

連絡先：ザイリンクス マーケティング部、03-6744-7777