例えば電流検出トランスや2スイッチ構成のフォワードコンバータなどを利用する電源回路においては、PWMコントローラからの制御信号のデューティサイクルをクランプする機能が必要となる。デューティサイクルにクランプをかけなければ、トランスが飽和してシステムに致命的な故障が発生することになるからだ。ところが、多くの電源回路ではコスト低減のために、デューティサイクルのクランプ機能を持たない低価格なPWMコントローラが使用されている。本稿では、そうしたPWMコントローラを使う場合に、低コストでクランプ機能を付加するための回路を紹介する。

　図1の回路は、少数の受動部品、ヒステリシス機能を持った1個のコンパレータ「LM311」とMOS FETドライバICの「TPS2828」で構成される。この回路では、デューティサイクルのクランプ値を抵抗R₁とコンデンサC₁によって決める。抵抗R₂とダイオードD₁はPWMコントローラの出力（「UCC28019」であればGATE端子）がローになったときにリセット機能を提供する。抵抗R₃、R₄、R₅はコンパレータの基準レベルV_TRIPを5Vに設定する。抵抗R₆により、コンパレータは－2.5Vのヒステリシスを持つことになり、回路の安定性が確保される。

　ここでは、デューティサイクルの最大値D_MAXを0.9（90％）に設定したい場合を例にとる。PWMコントローラのスイッチング周波数f_Sは100kHzとしよう。ほとんどのPWMコントローラは100％のデューティサイクルには対応しておらず、一定のデッドタイム（休止期間）D_Tを持つ。この例の場合、デッドタイムは300nsである。最大デューティサイクルD_MAXを0.9にする場合、ドライバ出力をローにすべき時間tは以下の式で求められる。