英Imagination Technologies社は、プロセッサIP「META2」を発表した。複数のスレッドを同時に実行可能なマルチスレッドプロセッサであり、ハードウエアで実現したスレッドスケジューラを備えているため、クロックサイクルごとに実行スレッドを切り替えられることを特徴とする。同社従来品のマルチスレッドプロセッサIP「META1」の次世代品であり、パイプラインのステージ数をMETA1より増やし、個々のステージにおける処理時間の短縮を図っている。META1が対応するのは最大200MHzで動作する130nmプロセスまでであったのに対して、META2は65nm/90nm/130nmのプロセス技術に対応する。それぞれのプロセス技術で設計した場合の最大動作周波数は650MHz/500MHz/360MHzである。加えて、META1は32ビット命令しかサポートしていなかったが、META2は16ビットの短縮命令にも対応している。それによって、SoC（system on chip）などに組み込んだ際にコード用のROMのサイズを抑えることが可能だという。主に、デジタルテレビやデジタルラジオ、デジタルオーディオなどに用いるSoCへの組み込み用途に向ける。対応するOSはLinuxとNucleusで、現在ライセンス先企業とともにSoCの設計を開始しているという。

　一般的に高速化のためにパイプラインのステージ数を増やすと、命令の依存関係や分岐命令にかかわるペナルティなどを原因とするパイプラインハザードが発生し、プロセッサの処理能力が低下するという問題がある。この問題に対して、META2ではスレッドの切り替えを活用して遅延を隠蔽することと、分岐予測の精度を高めることで対応している。

　META2は、RISCプロセッサとDSPを組み合わせて構成されており、ハードウエアによって4個の独立したスレッドを同時に実行することができる。DSP部は、4個の16ビットデータもしくは2個の32ビットデータに対する積和演算を1サイクルで実行可能だ。

　そのほかにMETA1とのソフトウエア互換性を備えることや、Linuxのコンテキストスイッチに対応する命令を追加してタスクの切り替え時間を短縮していること、スレッド間の通信命令をサポートしていることなどの特徴がある。

　META2は、機能ブロックごとに分割された複数のユニットとして提供されるので、個々のユニットごとに論理合成/配置配線を行うことが可能である。チップ上にレイアウトした際の面積は、メモリーサイズが同じMETA1と比較した場合、約20％増加する程度だという。

　ソフトウエアの開発は、同社が提供する統合開発環境「CodeScape」で行う。同開発環境はVHDLによるシミュレーションやエミュレーションの機能を備えるため、それを用いて実際のチップが完成する前にソフトウエアの開発を開始できるという。

（小野 明久）

連絡先：イマジネーションテクノロジーズ、03-5795-4648