LSIのノイズ対策には基板との統合解析が必須

[2007年11月号]

この記事を : 印刷する

ブックマーク

メールで送る

12 >> PAGE 1/2 目次に戻る

写真1　神戸大学の永田真氏

　2007年8月31日に開催されたセミナー『勘に頼らないEMC対策』（本誌主催）では、LSI内部のノイズ対策からシステム設計におけるノイズ対策まで、幅広い範囲にわたって7つの講演が行われた。ここでは、神戸大学の大学院工学研究科で准教授を務める永田真氏（写真1）による基調講演の内容をリポートする。

LSIの性能にノイズが及ぼす影響

　「LSI設計の世界では、電源ノイズについて理解してノイズマージンを抑えることが重要になっている。ノイズマージンを抑えるためには、LSIだけではなく基板（システム）を含めて統合的に解析し、システム設計と連携することが必須になる」——永田氏は、現状のLSI設計における電源ノイズの問題をこのように説明した。

　LSI内部の電源ノイズの問題は昔から指摘されてきた。以前は、特にPLLやD-A/A-Dコンバータなどのアナログ回路に影響が及ぶことが問題となっていたが、近年はデジタル回路でもノイズの問題が深刻になっているという。では、電源ノイズによってデジタル回路に引き起こされる問題とは何なのか。

　特に重大な問題は遅延である。LSIに集積されているゲートに供給されている電源電圧がノイズによって一時的に低下した場合、それはそのゲートのスルーレートを低下させる。その結果、ゲート遅延の増大や、ランダムなノイズの影響によるジッターの発生という問題が引き起こされるのである。プロセス技術の微細化により高密度化したLSIでは、消費電力を減らすために電源電圧を1V付近まで下げている。それによりこの電源ノイズによる遅延の影響はさらに大きくなっている。

　LSIの電源ノイズには、2つの発生要因がある。1つは、LSI内部の回路が動作することで、LSI自身が発生させるノイズである。もう1つは、LSIに印加される電源電圧自体にもともと重畳されているノイズだ。

　LSI設計者は安全性を考慮して、LSI内部のワーストケースに基板からの電源ノイズなどを考慮したノイズマージンを加えることになる。結果としてLSIの動作速度が低下し、微細化による高速化というメリットが得られないということが発生し得る。従って、LSIの性能向上のためには、LSI内部の電源ノイズを抑えることと並行して基板の電源ノイズを抑える必要がある。つまり、LSI設計者と機器設計者の密な連携が求められているのである。

　しかし、現状は、LSI単体でのノイズ解析と基板/システムレベルのノイズ解析が個別に行われており、両者が連携して作業を進められる状況にはない。この状況は、ノイズ解析に必要な情報をLSIベンダーが一般的に公開していないことから生まれている。つまり、機器設計者がEMC対策を行う際、LSIがブラックボックスとなっているのだ。

　この問題に対し、基板上でのEMC対策を行う機器設計者の世界では、ブラックボックスであるLSIの電源電流モデルを利用するということが行われている。つまり、LSIが発生するノイズの主たる原因である電流が、実際のアプリケーションにおいてどのような挙動を示すのかをモデル化するのだ。最近では、LSIの消費電流や輻射ノイズを外部から測定し、その測定結果からLSIの電源電流モデルを作成する方法が標準化され広く導入されつつある。

　しかし、この方法は、すでに実物として存在するLSIに適用できるものであり、設計中のLSIに用いることはできない。そのため、両者で連携して設計を進めるまでには至らない。永田氏は、「LSI設計者もノイズマージンを抑えてLSIの性能を向上させるために、機器設計者との密な連携が可能なツールを望んでいる」と説明する。また、同氏は「電源ノイズの発生過程に忠実で、EDAツールによって扱いやすく、高い抽象度で高速に計算結果が得られるLSIの電源ノイズモデルが必須となる」と課題を指摘した。

TSDPCモデル

　上述した課題への対応策として、永田氏は、LSIの電源ノイズを解析するために用いることが可能なモデルを紹介した。LSIの電源電流のモデル化を可能にする「時系列分割寄生容量列（time series division parasitism capacity sequence。以下、TSDPC）」である。

　TSDPCは、LSI内部のCMOS論理ゲートのノードが0から1もしくは1から0に遷移するたびに、電源やグラウンドから充電されるコンデンサとして表現できること、そして外部電源からの電流によってノイズが発生することに着目して作成されたモデルである（図1）。単位時間ごとに外部電源に近い側のコンデンサから順次、充放電が行われるモデルで、充放電を行う際に、外部から流れ込む電流によって電源ノイズをシミュレーションすることができるという。

図1　TSDPCモデルの概念図
C₀のスイッチが切り替わって充電された後に、C₁が充電される。そのときC₀はスイッチが切り替わって放電する。この動作をC₁、C₂…と順に続けていくことでLSI内部の電源ノイズをモデル化している。

　また、単位時間ごとにスイッチングするコンデンサの容量は、デジタル回路におけるゲートのスイッチングアクティビティや配線容量などから決定される。これらの情報はLSIの設計データから生成することができ、そのためのツールも開発されている。

　TSDPCモデルは、シミュレーションの実行時に、LSI内部の回路情報を使わない抽象度の高いモデルであるため、高速に結果が得られる。また、LSI内部の回路を秘匿できるという利点を持つ。

　永田氏は、このTSDPCモデルを検証するために、LSI内部の実際の電源ノイズ波形とTSDPCモデルを用いた電源ノイズのシミュレーション波形の比較を行った（図2）。この結果から分かるように、両波形は非常に似通ったものとなっている。また、8ビットのシフトレジスタについて、TSDPCモデルと、回路の全トランジスタを表現したSPICEモデルを用いて、電源ノイズの波形をシミュレーションした。その結果、似通った電源ノイズ波形が得られるとともに、SPICEモデルでは2500秒を要したシミュレーション時間が、TSDPCモデルでは10秒以下に抑えられたという。

図2　実測した電源ノイズ波形とTSDPCモデルを用いたシミュレーションによる電源ノイズ波形の比較
左は0.35μmのCMOSプロセス技術を用いて設計されたFFT（fast fourier transform）回路の電源ノイズ波形。右は0.25μmのCMOSプロセス技術を用いて設計されたZ80プロセッサの電源ノイズ波形。TSDPCによるシミュレーションと実測波形が非常に似通っていることが分かる。LSI内部の電源ノイズ波形の測定は、ノイズモニター回路をLSI内部に集積することによって行っている。永田氏は、このノイズモニター技術「オンチップディジタイズ」についても詳しく紹介していた。

　このTSDPCモデルを基づいたシミュレーション技術を用いれば、LSIベンダーはLSI内部回路の情報を明かすことなく、機器設計者にLSIの電流モデルを提供することが可能になり、機器設計者はLSIを含んだ基板全体のノイズシミュレーションが実現できると考えられる。一方、LSI設計者が基板全体のノイズシミュレーションの結果をLSI設計の途中で確認することができれば、ノイズマージンを最小限に押さえて、LSIの高性能化が図れる。

　永田氏は今後のLSI/基板設計に対して、「EDAベンダーが提供するツールをそのまま使用するだけでは不十分で、EDAベンダーを巻き込んで設計者が使いやすいツールを開発してもらう必要がある。そのためにはノイズについて良く理解し、EDAベンダーに対して発言力を持つことがまず重要である」と述べた。

（小野明久）