MAGAZINE ARTICLES
このページをホームページに登録
CEVA社の32ビットDSPコア、
高品位オーディオ処理に有効
[2007年07月号]
TL-IIIは、1個の32ビットMAC(積和演算器)と2個の16ビットMACに加え、ビット処理に特化したユニット(BMU)やFFTアクセラレータ、ビタビアクセラレータなどを搭載した(図1)。MACを構成するパイプライン数は従来の4段から、TL-IIIでは10段に増やした。動作周波数は90nmプロセスを用いた場合でも350MHzを達成した。また、FFTアクセラレータを内蔵したことなどにより、例えば7.1チャンネルのDolby Digital Plusのデコード処理でもその他すべての処理に占める割合を15%程度に抑えられるという。
図1 TL-IIIのブロック図
インストラクションデコードユニット(IDU)にはQuarkデコーダが含まれている。Quarkは16ビットのISA(instruction set architecture)で、TL/TL-IIとの互換性を維持しながら、高いコード効率を実現する。
さらに、TL-IIIではプロセッサがアドレス可能なメモリー空間を従来の64Kバイトから4Gバイトに拡張した。メモリー保護機能などを担うMMU(memory management unit)を内蔵したことで、OSを搭載することもできる。
TL-IIIとしては、搭載するキャッシュメモリーの違いなどによって3製品を計画している。「CEVA-TL3210」と「CEVA-TL3214」の2製品はすでに提供可能で、すでに米国、アジアおよび日本の3社の半導体メーカーとライセンス契約を行った。残る「CEVA-TL3211」は2008年初めにもライセンス契約が可能となる。
CEVA社は、DSPの大手IPベンダーで、これまで50社以上の企業とライセンス契約を結んでいる。日本でも10社以上が同社のIPコアを採用している。同社のDSPコアは携帯電話機や携帯型オーディオプレーヤ、デジタルカメラなどに搭載され、これまで累計7億5000万台以上が世界市場に出荷されているという。
(馬本 隆綱)
連絡先:日本シーバ、03-3519-3307
さらに、TL-IIIではプロセッサがアドレス可能なメモリー空間を従来の64Kバイトから4Gバイトに拡張した。メモリー保護機能などを担うMMU(memory management unit)を内蔵したことで、OSを搭載することもできる。
TL-IIIとしては、搭載するキャッシュメモリーの違いなどによって3製品を計画している。「CEVA-TL3210」と「CEVA-TL3214」の2製品はすでに提供可能で、すでに米国、アジアおよび日本の3社の半導体メーカーとライセンス契約を行った。残る「CEVA-TL3211」は2008年初めにもライセンス契約が可能となる。
CEVA社は、DSPの大手IPベンダーで、これまで50社以上の企業とライセンス契約を結んでいる。日本でも10社以上が同社のIPコアを採用している。同社のDSPコアは携帯電話機や携帯型オーディオプレーヤ、デジタルカメラなどに搭載され、これまで累計7億5000万台以上が世界市場に出荷されているという。
(馬本 隆綱)
連絡先:日本シーバ、03-3519-3307











