米Spansion社は2007年4月、独自のMirrorBit技術をベースにした特徴の異なる3タイプのフラッシュメモリーを1チップに集積できる新しいアーキテクチャ「MirrorBit Eclipse（以下、MB Eclipse）」を発表した。これを利用することで携帯電話機など携帯端末に搭載されるメモリーサブシステムの部品コスト（BOM）を、複数のチップを組み合わせた場合に比べ30％以上削減できる可能性がある。その第1弾として、「MirrorBit NOR（以下、MB NOR）」や「MirrorBit ORNAND（以下、MB ORNAND）」と呼ぶ2つのタイプのフラッシュメモリーを混載した製品を2007年第3四半期に出荷する計画だ。

　MirrorBit技術は、1つのメモリーセルに2ビットの情報を記憶させることができるというもの。この技術を使ったフラッシュメモリーとしては、プログラムコードの格納に適したMB NORと、大容量のデータストレージに向くMB ORNANDがある。さらに2倍の4ビット/セルのデータを記憶できる「MirrorBit Quad（以下、MB Quad）」と呼ぶフラッシュメモリーもある。

　MB Eclipseアーキテクチャに基づいたチップ上には、これら3タイプのフラッシュメモリーの共通基盤となるMirrorBitアレイが敷き詰められており、MB NORやMB ORNAND、MB Quadを構成するときにこのアレイを使う。チップ上にはマイクロコントローラ「8051」も集積されており、各タイプのフラッシュメモリー容量の組み合わせはソフトウエアで変更することが可能である。このため、プログラムのコードサイズが大きくなる場合には、MB ORNANDの容量を減らし、MB NORの容量を増やすこともできる。

　同社の社長兼CEO（最高経営責任者）を務めるBertrand Cambou氏（写真）は「2007年中には福島県会津若松市にある工場（SP1）から、300mmウェーハを使い65nmプロセスで生産したMB Eclipseのサンプルを出荷する予定だ」という。このフェーズ1ではMB NORとMB ORNANDの2つの組み合わせでスタートする。2008年半ばには45nmプロセスに対応する新ライン（SP2）が稼働する計画となっており、それ以降はMB Quadも1つに集積したチップの供給を始める。具体的なチップの仕様などについては明らかにしなかったが、1G/2Gビット品から市場に投入し、4G/8Gビット品まで商品化を計画している。「16Gビット品の開発に関しては市場の要求を見極めたい」（Cambou氏）と述べた。

　同氏はMB Eclipseの当面のターゲットとして、日本や韓国で普及している多機能携帯電話機を挙げた。2009年ごろからは一般的な携帯電話機もターゲットとし、2010年に予想される世界の携帯電話機出荷台数13億4000万台に対して、「そのうち約60％がMB Eclipse製品を搭載する対象となる」（同氏）と見ている。

（馬本 隆綱）

連絡先：富士通電子デバイス事業本部システムメモリ統括部、03-5322-3324