News Center

Xilinx社、FPGAファミリ「Virtex-5」に
100GbE向けの「TXT」を追加

[issued: 2008.09.24]

この記事を : 印刷する

ブックマーク

メールで送る

100GbE向けのFPGA「Virtex-5 TXT」
（クリックで拡大）

　米Xilinx社は2008年9月、伝送速度が100ギガビット/秒（Gbps）のイーサーネット（以下、100GbE）に対応する通信機器向けのFPGA製品「Virtex-5 TXT（以下、TXT）」を発表した。サンプル出荷は2008年12月から、量産出荷は2009年2月から開始する。

　TXTは、65nmプロセスを用いた同社FPGAファミリである「Virtex-5」の新製品。同ファミリの製品としては、すでに「同LXT」、「同SXT」、「同FXT」が供給されているが、新製品のTXTは100GbEをターゲットとしてトランシーバ機能を充実させた。TXTを製品化した背景として、Xilinx社は次のように説明した。

　「2006年に策定された10 Gigabit Ethernet（以下、10GbE）ですら、普及するまでに少なくともあと2年はかかると見られていた（関連記事）。しかし、インターネットを利用した動画配信やいわゆるIPTVの爆発的な普及が見込まれることから、40Gbpsのイーサーネット、さらには100GbEに対応可能な処理性能を持つFPGAが必要だと考えた。そこで開発されたのがTXTだ」。

図1　FXTを用いて100GbE MACとInterlaken間のブリッジ回路を構成した例（クリックで拡大）

図2　Virtex-5 TXTを用いて図1と同等の
回路を構成した例（クリックで拡大）

　TXTは、4種類のシリアルI/Oに対応している。0.5Gbps～6.5Gbpsで動作する「GTX（Gigabit Transceiver Extreme）トランシーバ」を送信/受信用に24個ずつ、計48個搭載しており（40個の製品もあり）、1個のTXTで600Gbps以上の帯域幅を提供することが可能だ。FXTなどに比べてトランシーバ性能を高めたことにより、インターフェース間を結ぶブリッジ回路を構成する際に部品点数を削減できる。例えば、100GbEのMAC（Media Access Controller）と120GbpsのInterlaken間のブリッジを構成する場合、従来であればFPGA（FXT）が2個と10GbEに対応したPHYデバイスが10個必要であった（図1）。それに対し、FXTの代わりにTXTを用いると、FPGA（TXT）が1個と40Gbps（10Gbps×4）に対応したPHYデバイスが3個の、計4個の部品点数で済む（図2）。FXTをTXTに代えたことで処理性能が上がり、40GbpsのPHYデバイスに対応できるようになるからである。

　TXTは、大容量の情報を処理できる性能を備えながらも低消費電力であり、GTXトランシーバ1個当たりの消費電力は、6.5Gbpsの動作時でも200mW以下である。また、Virtex-5の従来製品で実績のあるアーキテクチャを採用しているため、TXTの新規利用に伴う開発リスクも低いという。

　TXTがターゲットとする100GbEの分野では、標準規格がまだ確定していない。Xilinx社は、「今後も仕様の変更が発生することが考えられるが、そうした変化に柔軟に対応する上でFPGAは有利」だとしている。また、通信機能を実現するためのソフトウエアIP（Intellectual Property）も豊富に用意されており、例えば、伝送速度が120Gbpsや50GbpsのInterlakenや、40GbpsのOC-768、PCI Express 2.0などに対応したIPがある。設計ツールである「ISE（Integrated Software Environment） Design Suite 10.1」なども、TXT用にアップデートされた。

　技術サポートについても、FAE（Field Application Engineer）のほか、I/Oに関する専門技術者を国内に配置するなどで体制を整えている。

（村尾麻悠子）