News Center

Synopsys社、アナログ混載IC向けに
新たな設計ツールを投入

[issued: 2008.09.24]

この記事を : 印刷する

ブックマーク

メールで送る

写真1　新製品について説明する
Synopsys社プロダクトマーケティングディレクタのEd Lechner氏

　米Synopsys社は2008年9月、AMS（Analog Mixed Signal） IC向けの設計ツール「Galaxy Custom Designer（以下、Custom Designer）」を発表した（写真1）。同社はこれまで、論理合成ツールの「Design Compiler」やRTLベースのレイアウト設計/検証ツール群「IC Compiler」など、主にデジタル領域の製品を網羅してきたが、アナログ回路向けの設計ツールは持っていなかった。アナログ/デジタル回路を混載したAMS ICにも対応すべく開発されたのがCustom Designerである。「Custom Designerにより、AMS ICの設計に必要なツールを網羅したことになる」と同社は説明している。

画面1　SEの操作画面（クリックで
拡大）

画面2　LEの操作画面（クリックで
拡大）

画面3　SE上でのパラメータの設定（クリックで拡大）

　Custom Designerは、トランジスタレベルでの回路設計に用いる「Schematic Editor（以下、SE）」（画面1）と、レイアウト設計に用いる「Layout Editor（以下、LE）」（画面2）の2種類から成る。これらを用いた典型的な設計フローは次のようになる。

　まず、SEを用いてアナログ回路の設計/入力を行う。その回路図を基にSPICEネットリストを生成し、同社の回路シミュレータ「HSPICE」を用いて動作/特性の検証を行い、回路定数を決定する。その上で、LEを用いてレイアウトを作成するという流れである。作成済みのレイアウトデータに対しては、検証ツールの「Hercules」、LPE（Layout Parameter Extraction）ツールの「Star-RCXT」、シミュレーション用ツールの「HSIM XA」、「NanoSim XA」などを用いて検証/最適化が行える。完成したレイアウトデータは、LEF/DEF/GDSIIフォーマットをインターフェースとして、デジタルチップのレイアウトデータと統合することが可能である。

　Custom Designerのルック＆フィールは競合他社品と同様の一般的なものであるため、他社品のユーザーでもスムーズに移行することができる。また、SEでは、ゲート幅やゲート長などのパラメータ入力を競合他社品よりも少ない操作数で行うことができる（画面3）。さらに、SEではリアルタイムで配線の接続状況が正しいか否かを確認することができる。例えば、配線にショートが存在すれば、それがすぐに画面上に警告として表示されるといった具合である。

　一方のLEでも、生産性を上げるための工夫が施されており、DRC（Design Rule Check）やLPE（Layout Parameter Extraction）などの操作がボタン1つで行える。また、ノイズ対策に用いられるガードリングの自動生成機能や、同名の信号線を接続するためのビアの自動生成機能も備えている。

　Custom Designerは、TCLまたはPythonで記述したスクリプトによる標準的なライブラリ化手法（IPL：Interoperate PDK Libraries）をサポートしている。従って、IPLをベースとしたPDK（Process Design Kit）に対応可能である。

　なお、動作環境としてLinuxや「Solaris」など、UNIX系のOSをサポートするが、「Windows」には対応していない。

（村尾麻悠子）