米Achronix Semiconductor社は2008年9月、最大動作周波数が1.5GHzのFPGA製品ファミリとして「Speedster」を発表し、同ファミリで初の製品となる「SPD60」（写真1）のサンプル出荷を開始したことを明らかにした。「Speedsterは、既存のFPGA製品と比べて3倍の高速性能を実現している。主に、通信、ネットワーキング、テスト/計測、DSP、セキュリティ/暗号化などの分野に向け、高速動作が求められるASIC市場でのシェア獲得を目指す」（同社）という。

　Speedsterファミリ製品は、FPGAファブリックを通じたデータ伝送速度を高めるアクセラレータ技術「picoPIPE」を採用している。この技術は、グローバルクロックは使わず、シンプルなハンドシェークプロトコルを使用して非同期でデータフローを効率的にコントロールすることによって性能を大きく改善できるという特徴を有する。

　Achronix社会長兼CEO（最高経営責任者）のJohn Lofton Holt氏は、「半導体の製造プロセスが微細化したことで、トランジスタ性能は高まった。180nmと45nmの比較では10倍ほどの高速化が実現されている。しかし、FPGAの性能という観点からは、2倍ほどの高速化しか実現されていない。FPGAの高速化を阻む原因としては、大規模回路においてクロックの分配が技術的に限界を迎えていることや、消費電力の増大といった問題などがあった。当社の非同期技術を用いることで、こうした問題を克服することが可能になった」と説明する。

　さらにHolt氏は、「既存のFPGA市場において、われわれは米Xilinx社や米Altera社などと競合するつもりはない。FPGAを使いたくても、速度の問題からASICの使用を強いられていたユーザーなどを対象に、ゲート数が1000～1万ほど（ASIC換算）のFPGAをターゲットとして新規市場の開拓を目指す」と述べた。その上で、「ASICにはNRE（Non-Recurring Engineering）のコストが高いという課題がある。さらに、FPGAのように製品の開発期間を短くできることが求められている」（同氏）と説明する。

　Speedsterは、ロジックのファブリックの周りを同期化されたI/Oフレームが囲む構造をとっている。同社マーケティング担当バイスプレジデントのYousef Khalilollahi氏は、「従来のFPGAとは異なり、ファブリックにはクロックを入力しない。その代わりに、フレームにクロックをつないでおり、従来のFPGAと同様にデータがクロックによって入力/出力されるように見える仕組みとなっている」と説明する。

　また、ファブリック内においては、「従来のFPGAではグローバルクロックによってデータを伝送するが、当社のFPGAにはグローバルクロックが存在しない。ファブリックにpicoPIPE技術を採用することで、データをローカルに検証して伝送することができる」（Khalilollahi氏）という。同氏は、「従来のFPGAではグローバルクロックの伝達を待つ必要があり、一度に送信できるデータも1つに限られていた。それに対し、当社のFPGAはグローバルクロックの伝達を待つことなく複数のデータを同時に伝送することができるため、結果としてスループットを高めることが可能だ」と説明する（写真2）。

　今回発表したSPD60は、4万7040個のLUT（Look up Table）を備え、20レーンの10.3ギガビット/秒SERDES（シリアライザ/デシリアライザ）と4つのDDR（Double Data Rate） 2/3 SDRAMコントローラを搭載している。Holt氏は、「SPD60は、picoPIPE技術を採用した初めての製品となる。台湾TSMC（Taiwan Semiconductor Manufacturing Company）社の65nmプロセスで製造する。技術的には2.0GHz程度まで動作周波数を高めることも可能であったが、消費電力を20W～40Wの範囲内に抑えることを優先した」と述べる。同社は今後、LUTが2万4576個の「SPD30」、同9万3848個の「SPD100」、同16万3840個の「SPD180」なども数カ月のうちに市場投入していく予定だという。

（鉄井 亮一）