米Altera社は2008年5月、40nmプロセス技術を用いたFPGA「Stratix IV」とASIC「HardCopy IV」を発表した。2008年第4四半期よりエンジニアリングサンプルの出荷を始める。量産出荷は最初の製品で2009年5月ごろを予定している。無線/有線通信、放送機器や、ASICによるプロトタイピングなどの用途に向ける。

　Stratix IVファミリとして2つのバージョンを用意した。DSP機能と最大22.4Mビットの大容量メモリーを搭載する「Stratix IV E」バージョンと、最大8.5ギガビット/秒で動作するトランシーバを最大48個備える「Stratix IV GX」バージョンがある。これらのバージョンにはロジックエレメント数やメモリー容量が異なる製品をそれぞれ6つ用意している。ロジックエレメント数は7万個から最大68万個で、65nmプロセス技術を用いたStratix IIIファミリに比べて2倍の規模となる。乗算器（18×18）は384個から最大1360個まで搭載できる。

　また、Stratix IV GXは、Gen1/Gen2のPCI Expressに対応した最大4個のハードIPを内蔵しており、シリアルRapidIO、XAUI、CPRI、CEI-6G、Interlakenなど、主なプロトコルをサポートしている。

　HardCopy IVは、Stratix IVファミリと集積度は同等で、280万ゲートから最大1330万ゲートまで対応する。また、HardCopy製品としては初めてトランシーバ機能を内蔵した。さらに、消費電力は同等性能のStratix IVに比べて半分以下にできるという。

　40nm製品の生産は台湾TSMC（Taiwan Semiconductor Manufacturing Company）社で行う。次世代プロセスとして、45nmではなく40nmを採用した理由について、米Altera社でマーケティング部門のシニアバイスプレジデントを務めるJordan Plofsky氏は、以下のように語った。

　「40nmを採用した理由は大きく2つある。1つは40nmプロセスを使えば、45nmプロセスより17％も集積度を高めることができる。2つ目は台湾TSMC社の技術的なアドバンテージだ。TSMC社の40nmプロセス技術は、193nm液侵リソグラフィ、Low-k誘電体および歪（ひずみ）シリコンなどを採用していることを特徴とする。2年前からテストチップを作るなど、両社で共同開発を続けてきた。その結果、チップの歩留りは65nmプロセス製品と同等かそれ以上のレベルに達している。単位面積当たりのチップの故障率も低い。40nmプロセス技術によるチップの開発は、競合メーカーに比べて6～9カ月は先行できたと思う」。
（馬本 隆綱）