News Center
Spansion社の300mmラインが稼働、
65nmプロセスでNOR型フラッシュの量産を開始
[issued: 2007.09.20]
300mmウェーハと65nmプロセスを使い、SP1で製造されたNOR型フラッシュメモリーの試作品
SP1は、2006年9月にクリーンルームの建設に着手し、2007年3月に竣工した。2段階に分けてクリーンルームと製造装置を導入していく計画で、今回の投資は第1フェーズに当たる。SP1全体の延べ床面積は1万3800m2で、このうち、第1フェーズでは8800m2が投資対象となる。第1フェーズの投資総額は12億米ドルを予定している。現在までに計画の半分に当たる6億米ドルを投資済みで、ウェーハの処理能力は当初500枚/週である。年内には量産出荷を開始する。その後、製造装置を順次追加導入し、第1フェーズでの処理能力を最大4000枚/週まで引き上げる計画だ。
また、当面は65nmプロセスでNOR型フラッシュメモリーの量産を行うが、2008年には45nmプロセス品の生産を始める予定である。同社はすでに、米国にあるSDC(サブミクロンデベロップメントセンター)で、45nmプロセス技術と300mmウェーハを使ったNOR型フラッシュメモリーの試作を行っており、SDCで開発した生産技術をSP1に移管して、製造設備導入から量産出荷までの垂直立ち上げを狙う。今回、SP1で量産に入った300mmウェーハを使った65nmプロセス技術も、SDCで開発した生産技術をコピーしたもの。この結果、SP1ではクリーンルーム建設開始から最初の試作品の製造までを、わずか9カ月という短期間で行えた。
さらに、将来は第2フェーズとして、現在空きスペースとなっている5000m2の領域にもクリーンルームを建設し、製造設備を導入していく。第2フェーズの投資が完了すれば、ウェーハの処理能力はSP1全体で7500枚/週となる。
SP1で量産するのは「MirrorBit」と同社が呼ぶ独自構造を用いたNOR型フラッシュメモリー。従来のNOR型フラッシュメモリーがフローティングゲート技術をベースとしているのに対し、MirrorBit技術はメモリーセルをプレーナ型にするなどシンプルな構造としているのが特徴。このため、「従来型に比べて歩留りが高く大容量化にも容易に対応できる」(同社)という。
また、携帯電話機向けのフラッシュメモリー「MirrorBit Eclipse」などもSP1で生産していく予定である。この製品はNOR型インターフェースや、プログラムコードをフラッシュメモリーから直接実行する機能「XIP(execute in place)」などを備えることで、システムの起動時間を短縮したり、画像や音楽などのデータのロード時間を高速化したりすることができる。
(馬本 隆綱)
Sponsor Links
TOP 10 ページ
- 「ムーアの法則」の終わりが近づく?
- NECエレが垂直磁化方式のMRAMを開発、 微細プロセスに適したセル構造を実現
- 「新たなプロセッサコアを2009年後半に投入」 ——ARM社がマルチコアの展開を拡大
- Cypress社の宇宙用途CMOSイメージセンサー、 NEC東芝スペースシステム向けに開発
- 8チャンネルのオーディオD-Aコンバータ、 THDは-93dB
- Soitec社が22nmプロセス向けSOI技術を発表
- 「アナログ設計者の育成と半導体応用技術の 開発に注力」
- コイル一体型のDC/DCコンバータIC、 外形寸法は2.5mm×2.0mm×1.0mm
- パテントトロール問題を受け、新たなIPビジネスが急増
- 4.7μHの巻き線型パワーインダクタ、 直流重畳許容電流値は2.0A










