News Center

「Microprocessor Forum 2007」リポート(その9)
携帯機器向け高性能プラットフォームとビデオ用プロセッサIP

[issued: 2007.06.01]

この記事を : 印刷する

ブックマーク

メールで送る

　米国サンノゼで開催された「Microprocessor Forum 2007」、最終日(5月23日)の「特定用途向けプラットフォーム」をテーマとするセッションでは、米QUALCOMM社と米Tesnsilica社が講演を行った。

ハイエンドスマートフォン向けの高性能プラットフォーム

写真1　QUALCOMM社のThomas Sartorius氏

　QUALCOMM社で主任アーキテクトを務めるThomas Sartorius氏(写真1)とシニアエンジニア/アーキテクトスタッフを務めるMark Schaffer氏(写真2)が同社のプラットフォーム「Snapdragon」について詳細を発表した。

　Snapdragonは、豊富な機能を集積したSoC(system on chip)である(図1)。集積しているものを列挙すると、次のようになる。まず、アプリケーションプロセッサ「Scorpion」とモデムプロセッサの「ARM926」。AMBA AXIバスを拡張してクロスバー接続にした高速な内部バス、比較的低速な外部I/Oが接続されるAMBA AHBバス。SiP(system in package)用のDDR SDRAM I/F(インターフェース)、外付け用のDDR SDRAM I/F、汎用I/Oやタッチセンサーなどの周辺I/Oコントローラ。さらに、600MHz動作のマルチメディアDSP、21メガトライアングル/秒の描画能力を備えたグラフィックスコプロセッサ、H.263/H.264/MPEG-4のエンコードとデコードに対応したビデオコプロセッサ、暗号処理コプロセッサ、液晶コントローラを内蔵したディスプレイコプロセッサ、オーディオコプロセッサ、カメラからの画像などを処理するイメージコプロセッサ、MDDI (mobile display digital interface)ホスト、IMEM(integrated on-chip memory)など。

写真2　QUALCOMM社のMark Schaffer氏

　アプリケーションプロセッサのScorpion(図2)は高速動作するようにカスタマイズされたARMコアであり、ARMv7アーキテクチャをベースとしている。1GHzのクロック周波数で動作し、 2100DMIPSの処理能力を備えている。演算能力に対する消費電力は、0.14mW/DMIPSと低く効率的である。インストラクション処理には、2 命令同時発行(dual issue)とアウトオブオーダー実行を採用している。パイプラインステージは、ロード/ストアが13段、整数演算が10～12段、浮動小数点演算が23 段だ。また、同社が「VeNum」と呼んでいるマルチメディアエンジンを備える。このエンジンは、128ビットのSIMD型コプロセッサであり、4×32 ビット演算が可能である。

　Scorpionの演算性能は同社従来品に用いられている「ARM1136」と比較すると、3Dグラフィックスの頂点演算において最大35.1倍だという(図3)。

　Snapdragonプラットフォームは、Scorpionプロセッサや複数のコプロセッサを備え、処理能力が非常に高い。そのため、その演算能力に見合ったバス帯域やメモリー帯域が必要になる。同プラットフォームでは、IMEMやTCM(tightly coupled memory)によって外部メモリーやバスへのアクセスを低減するとともに、クロスバー接続とQoS(quality of service)の仕組みを備えた内部バスによって高い処理能力を実現するという。

　また、リーク電流の少ないプロセス技術を用いるとともに、ダイナミッククロックゲーティング、電源とグラウンドに対するスイッチを挿入するリーク電流対策、コンフィギュラブルな電源/クロックマネージメントなどの機能を備える。それらによって消費電力を抑えることが可能だという。

200MHz動作でビデオエンコード/デコードが可能なプロセッサIP

写真3　Tensilica社のDennis Moolenaar氏

　Tensilica社の技術スタッフであるDennis Moolenaar氏(写真3)は、ビデオエンコード/デコード用途のプロセッサIP「Diamond 388VDO(以下、388VDO)」の詳細と開発手順を説明した。

　388VDOは、ヘテロジニアス(不均一)なデュアルコアを備えるビデオ処理用プロセッサIPである(図4)。130nmのプロセス技術によって11mm²以下の面積で実装可能である。H.264 MP(main profile)やMPEG-4 ASP(advanced simple profile)、MPEG-2 MP、WMV9/VC-1 MPなどのフォーマットによって圧縮されたD1解像度(720×480の解像度、フレームレートが30フレーム/秒)のビデオをデコードし、さらに同解像度のビデオをMPEG-4 ASPのフォーマットによってエンコードすることが可能だという。

　同氏は、この388VDOの開発手順について詳細な説明を行った。まず設計手順として、最初にビデオデコーディングの処理内容を分析し、処理にシーケンシャルな処理とSIMD(single instruction multiple data)アルゴリズムの処理があることを突き止めた(図5)。次に、その結果からシーケンシャルな処理に適したストリームプロセッサとSIMDアルゴリズムを処理するのに適したピクセルプロセッサの2つを用いたヘテロジニアスなデュアルコアプロセッサを採用することにした。さらに、エンコード処理においても同様に解析を行い、エンコード/デコードを行う際に負荷の重い(サイクル数を消費する)処理に対して専用の命令(拡張命令：ISA extension)を適用した。その結果、MPEG-4のエンコードで最もサイクルを消費する動き予測(motion estimation)では1秒間に4268メガサイクル要していたが、これを専用命令によって76.2メガサイクルに抑えた(図6)。また、最終的に各種エンコード/デコード処理に必要な動作周波数は図7のようになり、200MHz以下の動作周波数を実現したという。

　同氏は、このプロセッサIPに対して「130nmの汎用プロセス技術をターゲットにしており、サイズも11mm²と小さい。従って、低価格で製造することが可能である。また、すべてソフトウエアによってコンフィギュレーションすることができるので、新たなビデオフォーマットに迅速に対応することが可能だ」として講演を締めくくった。

この記事を : 印刷する

ブックマーク

メールで送る