AMCC社でチーフアーキテクトを務めるJoe Chang氏(写真1)は、「次世代のPOWERアーキテクチャプロセッサコアTitan」と題する講演を行った。この講演で紹介されたのは、POWER アーキテクチャを採用した超低消費電力の32ビットプロセッサコア「Titan」だ(図1)。

　Titanはアウトオブオーダー実行のプロセッサで、4000DMIPS(動作速度は2GHz)の高い処理能力を備え、消費電力は2.5W(標準値)である。このように少ない消費電力を実現できた理由は、米Intrinsity社の「Fast14」技術を用いたことによる。Fast14は、nMOSと pMOSの両方を用いる通常のスタティック論理回路をnMOSだけのダイナミック論理回路に変換するものである(図2)。これにより、トランジスタ数を削減することができる。ダイナミック論理回路ではpMOSによるプリチャージが必要になるがFast14では90度ずつ位相をずらした4つのクロックを用いてチャージが頻繁に発生しないようにしたことと、1つのpMOSにより複数のnMOSトランジスタをまとめてチャージすることによってチャージに伴う消費電力とpMOSトランジスタ数を少なく抑えている。

　AMCC社はTitanをすでに多大な量産実績を持つ台湾TSMC(Taiwan Semiconductor Manufacturing Company)社の90nmプロセス技術向けに設計している。従って、同技術を採用した低価格なデバイスを安定して供給することが可能だという。

　ARM社は、FPGAで合成可能なプロセッサ「Cortx-M1」と「ARMv7のマルチプロセッサ向け拡張」の2つの講演を行った。まず、ARM社のプロセッサテクノロジ部門でディレクタを務めるIan Devereux氏(写真2)がCortx-M1について解説した。

　Cortx-M1は、2007年3月に米Actel社のFPGA「M1AFS600 Fusion」、「M1A3P1000 ProASIC3」と同時に発表されたFPGA向けのIPコアである。従来、ARM社はASIC向けにプロセッサコアを設計していたが、この Coretex-M1は最初からFPGA向けに設計されたものだ。特徴としては、キャッシュメモリーではなく、一般のFPGAが備えるブロックRAMを利用した命令とデータ用の2つのTCM(tightly coupled memory)を備えることや、Cortx-M3で導入されている割り込み発生時のレジスタ退避をハードウエアで行う機能を備えること、Thumb-2 の命令セットへ対応することが挙げられる。

　また、FPGA向けのプロセッサコアであることから、ある程度コンフィギュレーションを変更できる。例えば、すべてのユーザーがOS を必要とするわけではないことを考慮し、OS用の命令は必要なユーザーだけが選択して組み込めるようオプションとなっている。さらに、デバッグ用の回路もオプションになっており、最終製品でデバッグ機能を削除することが可能だ。コンフィギュレーション可能なほかの要素は、TCMのメモリーサイズ、乗算器の性能、割り込みの数、エンディアン対応、システムタイマーの有無などである。

　Cortx-M1の性能は、ターゲットとするFPGAに依存する(図3)。Actel社のFPGAでCortx-M1を実装した場合、従来のARM7TMDI-Sを実装した場合の性能に対し、動作周波数が2.5倍で、占有面積は70％、処理能力は2.15倍だという。

　次に、ARMv7アーキテクチャのマルチプロセッサ拡張についてARM社のマルチプロセッサ部門でプログラムマネジャを務めるJohn Goodacre氏(写真3)が講演を行った。ARMv7は、Cortxファミリに採用されているアーキテクチャである。

　この講演ではマルチプロセッサ用の拡張について説明が行われた。拡張された機能は、ハードウエアによってキャッシュ間のコヒーレンスを保つ機能やプロセッサコア間のコヒーレンスを保つ機能、複数のOSをプロセッサコアごとに実行できるようにする機能などである。特に、キャッシュ間とプロセッサ間のコヒーレンスを保つ機能は、従来のARM社のプロセッサで行われていたソフトウエアによってコヒーレンスを保つ手段をハードウエアによって実現するため、処理を大幅に効率化することが可能だという(図4)。

　Goodacre氏は、マイクロプロセッサフォーラムジャパンにおいてもARMv7のマルチプロセッサ拡張についての講演を行う予定である。

　MIPS Technologies社でエンジニアリングディレクタを務めるVidya Rajagopalan氏(写真4)はプロセッサコアの「MIPS32 74Kファミリ(74Kプロセッサコア)」についての講演を行った(図5)。

　同社の従来プロセッサコアである「MIPS32 24KE」は8ステージのパイプラインを備え、0.13μmのプロセス技術を用いた場合、400MHzで動作するものであった。しかし、キャッシュへのアクセスや、ALU、レジスタファイル、パイプラインのストール信号などを扱う回路が原因で高速化に限界があったという。

　この限界を突破するために、74Kプロセッサコアではパイプラインのステージ数を17段と増やして1GHzの動作速度を実現している。ステージ数が多いとパイプラインストールが問題になるが、同ファミリではアウトオブオーダー実行をサポートすることによって対処している。また、サイズとパフォーマンスのトレードオフを考慮し(図6)、非対称の2命令発行(dual issue)に対応した。

　TSMC社の65nmプロセス技術を用いた場合の性能は、動作速度が1.04GHz(ワーストケース)、サイズが2.5mm²だという(図7)。

　同氏は、「74Kプロセッサコアは、合成可能なプロセッサコアの中では最初にギガヘルツオーダーの動作速度を達成したものであり、面積対性能比と消費電力効率に優れた設計がなされている」と同プロセッサコアの特徴を強調して講演を終えた。