基調講演に続く「コンピュータ技術の進歩」と題したセッションでは、Intel社の次世代プロセッサで用いられるアーキテクチャに関して3つの講演が行われた。

　1つ目の講演のスピーカを務めたのは、Intel社シニアエンジニアのSteven Fischer氏。同氏は、45nmプロセス技術を用いた「Penryn」を取り上げ、それに追加された技術や機能について説明した。

　Fischer氏は、Penrynのマイクロアーキテクチャ(図2)の特徴として、4インストラクション/サイクルでパイプラインが14段であること、省電力化技術の「Deep Power Down Technology」やシングルスレッド実行時の高速化技術「Enhanced Dynamic Acceleration Technology」が適用されていること、第4世代のストリーミングSIMD拡張命令である「SSE4」などが追加されていることを挙げた。特に SSE4は、画像処理用途に最適化されており、同社既存のプロセッサと比較して2～3倍高速だという(図3)。加えて、OSの仮想化を行う際に用いる命令である「VT-x」の処理が高速になり、仮想OSの切り替え時間は25～75％短縮されるという。

　2つ目は講演は、「テラプロセッサの夜明け」と題して、Intel社フェロー兼テラプロセッサコンピューティングリサーチ部門ディレクタのJim Held氏によって行われた。同氏は、「マシンビジョン、レイトレーシング、物理シミュレーション、フィナンシャルアナリシスでは、プロセッサによる莫大な演算処理が必要となる」と指摘。「そこに、テラプロセッサ(1テラFLOPSの演算能力を備えたプロセッサ)の需要がある」とテラプロセッサの必要性を説明した。

　Intel社はすでに80コアのプロセッサを試作しており、会場ではそれを用いたデモが行われた(写真3)。Held氏は、「このプロセッサを試作レベルから製品レベルにするためには、メタステーブルの発生を防ぎつつ省電力化を図る『Mesochronous Clocking』技術や、高帯域の内部バスを実現する『2Dメッシュインターコネクト』技術、細粒度のパワーマネージメント技術などが鍵となる」と述べ、商用化に向けた技術開発が着々と進んでいることを匂わせた。

　3つ目の講演では、Intel社で主任リサーチサイエンティストを務めるRavi Iyer氏により、テラプロセッサのメモリーアーキテクチャについての説明が行われた。同氏は「テラプロセッサで高いパフォーマンスを実現するためには、演算能力に見合った高いメモリー帯域が必要だ」と説明。高いメモリー帯域を実現する方法として、同氏は、階層共有メモリー、L2キャッシュのNCID (Non-inclusiveCache, InclusiveDirector)、DRAMとプロセッサを1つのパッケージに集積するON-Socket DRAM技術(図4)、アプリケーションの優先度に応じて各コアが使用するキャッシュメモリーのサイズを変える「QoS-Aware Cache/Memory」などが紹介された。

　このセッションは、テラプロセッサに対するIntel社の意気込みの強さを感じさせるものであった。

写真3　試作したテラプロセッサ 冷却システムに覆われており、プロセッサ自体は見えない。処理能力は1テラFLOPSで消費電力は97W。5GHzでの動作を目標としている。