台湾TSMC(Taiwan Semiconductor Manufacturing Company)社は2007年3月、55nmプロセスによるLSI製造を近々開始すると発表した。この55nmプロセスは、I/O回路やアナログ回路なども含め、65nmプロセスの90％線形シュリンクプロセスとなる。

　TSMC社は、「55nmプロセスを使用することで、65nmプロセスより大幅にチップコストを削減できる」と主張しているが、どの程度削減できるかについては言及しなかった。また、同社は、「55nmプロセスでは10～20％少ない消費電力で同じ速度を実現できる」としている。

　TSMC社は、55nmプロセスを、まず同社の試作サービスである「CyberShuttle」に適用する予定であり、55nmのサービスが2007年 5月から開始される。同サービスは複数の顧客やIPサプライヤが1つのマスクセットを共有してそれぞれに試作を行い、コストを分担するというものだ。 65nmプロセスによる同サービスを2005年10月から行っていた。

　55nmプロセスで最初に用意されるプラットフォームは標準タイプの「GP」と民生向けの「GC」の2つである。まず「55GP」から初め、2007年後半には「55GC」も開始する予定だ。

　TSMC社で経営企画部担当バイスプレジデントを務めるJason Chen氏は発表の中で、「55nmを含む当社のハーフノードプロセスは、急激に変化している市場において顧客がコスト競争力を高めるための最も迅速かつ簡単な方法だ。当社は、製造面での優位性と設計業務全体を支えるエコシステムの両方を兼ね備えることで、ベンチャー企業から世界中に拠点を持つ大手企業まで、あらゆる規模の顧客をサポートしていきたい」と述べた。同氏は、「当社がハーフノードプロセスの提供を始めたのは0.35μmプロセスからで、 55nmは6世代目になる」と付け加えた。

(Electronic News)