米Intel社は、消費電力の極めて少ないモバイル/小型機器向けプロセッサの実現に向け、65nmノードに適用する超低消費電力プロセス「P1265」の開発に取り組んでいる。プロセッサ内の各トランジスタからリーク電流を1/1000に減らし、プロセッサ全体の消費電力を少なくできる。

　高性能かつ低消費電力なトランジスタ、歪みSi、8層Cu配線、低誘電率（Low-k）絶縁膜を採用した、P1265は同社の65nmプロセス技術としては第2世代になる。現行の「P1264」プロセスがプロセッサの高性能化を狙ったのに対し、P1265は消費電力に制約のある機器を想定している。同社の技術アナリストRob Willoner氏は「新しいP1265プロセスにより、当社はこれまでよりずっと省電力の方向に舵を切る」と述べる。

　現在、「Intel Pentium 4」などで多く採用されている製造プロセスでは、トランジスタのゲート長は50nmある。新プロセスではこれを35nmに縮小する。65nmプロセスなので、90nmプロセスに比べ単一チップに集積可能なトランジスタの数は2倍に増える。また歪みSiの採用により駆動電流が増え、トランジスタが高速化する。ただし同社は「歪みSi採用による製造コスト増は2％で済む」としている。

　「プロセッサに集積されるトランジスタの数は10億個以上あるので、個々のトランジスタの改良が積み重なると全体で大きな効果となる」（同社シニアフェロー兼プロセスアーキテクチャ&インテグレーション部門ディレクタのMark Bohr氏）

　各トランジスタのリーク電流低減は、サブスレッショルドリーク電流とソース/ドレインリーク電流、ゲート酸化膜リーク電流を減らして達成する。同社は「当社の標準プロセスに比べ、リーク電流量を約1/1000にできた」と説明する。

　90nmプロセス同様に、同社は新しい65nmプロセスでも3種類から4種類の派生プロセスを開発する。この新しいプロセスは2007年から量産適用される予定。

(Electronic News)