米ARC International社は、同社のARC600コアおよびARC700コア向けのIEEE754準拠浮動小数点拡張機能「FPX」を発表した。ハードウエア/ソフトウエア構成の見直しなどにより高速化および回路規模の削減を実現した。
　演算処理を回路で実現する方法は、大きくソフトウエアベースとハードウエアベースの2種類に分けられる。ソフトウエアベースの場合、回路規模の増加が発生しないため低コスト、低消費電力のメリットがある半面、演算速度が遅くなるデメリットがある。それに対してハードウエアベースは、高速演算が可能な半面、回路規模が増加してしまう。今回の機能拡張にあたり、同社は浮動小数点演算における各演算の実行状況を詳細に分析した(図1)。そして、実行頻度の高い上位2演算(加算、乗算)をハードウエア、残りの演算をソフトウエア構成とした。その結果、FPX未使用時と比べて約2.6倍の演算速度を実現した(図2)。演算の高速化により、クロック周波数を抑えることができれば、電力の削減や高速動作に伴って発生していた問題の回避も可能になる。また、回路規模は他社競合品のコプロセッサと比較して約1/3以下まで抑えられるという。
　同社のコンフィギュレータツール｢ARChitect｣を用いれば、拡張機能を「単精度のみ」、「倍精度のみ」、「両精度」のなかから選択することができる。単精度機能版は既にリリースされており、倍精度機能版は2005年第2四半期リリース予定。
(鴨川　学)