求められる新・標準モデル

　この20年の間に、アナログ混載LSI（ミックスドシグナルLSI）は一般的なものとなった。アナログ回路とデジタル回路の両方を1つに集積したLSIに対するニーズは高い。
　その一方でエレクトロニクス業界には大きな変化が訪れた。LSIの設計から製造までを自社で行うIDM（integrated device manufacturer：垂直統合型デバイスメーカー）モデルから、システム企業がLSIの設計までを行い、ファウンドリ企業にチップの製造を委託するファブレスモデルへと大きく移行したのだ。
　ムーアの法則に従って集積度が高まるに連れ、こうした傾向は強まった^＊1）。そうした中、システム企業が開発した設計データに基づいて、ファウンドリ企業が堅牢なチップを製造するのが困難になってきた。従来から使用されてきたシミュレーション用のコンパクトモデルには、素子の動作記述の点で限界があり、もはや設計者はそれに頼ることができなくなった。ファブレス企業の回路アプリケーションは広範囲にわたり、従来のコンパクトモデルで検証できる範囲を超えている場合が多いのだ。
　従来のIDMモデルでは、各企業は独自のアプリケーションやシミュレーションツール、設計フロー/手法に合わせて作成されたモデルとシミュレーションプラットフォームを使用して独自の手法で開発を行っていた。それに対し、ファブレスモデルでは、IDM、ファウンドリ、ファブレス企業におけるすべての条件を網羅するコンパクトモデルの標準セットを考案することが求められている。こうした状況を踏まえ、CMC（Compact Model Council）などいくつかの専門組織が、この要求を満たすべく活動を行っている。


BSIM3モデルの限界

　CMCは、カリフォルニア大学バークレー校が開発したBSIM3（berkeley short-channel IGFET model 3）Version 3（以下、BSIM3v3）のMOS FETモデルを、1996年に業界標準のMOS FETモデルに選定した（図1）^＊2）。標準となったことで、このモデルは主要なシミュレーションプラットフォームで使われるようになった。その結果、あるシミュレータから別のシミュレータへと比較的スムーズに移行できるようになった。これまで技術は大きく移り変わってきたが、その間もこのモデルで十分であった。

図1 BSIM3v3モデル MOS FETでは、BSIM3v3モデルが標準となっている。しかし、RFアプリケーションなどで利用するには、ゲートの抵抗成分や寄生容量、ノイズ源などを表現できるよう、サブ回路内に実装可能な寄生集中定数素子を用いてモデルを拡張しなければならない。標準化が行われていないと、この作業の過程やシミュレータ間での移行時に誤りが生じる可能性がある。