雑誌無償購読申込み 最新号 バックナンバー 広告資料請求 EDN Japanについて お問合せ
雑誌無償購読申し込み
メールニュースレター登録
登録内容変更
アナログ IC/ディスクリート
電源/電池/コントローラー
PLD / メモリー
組み込みシステム
コンピュータ&ボード
EDA/IP/CAE/ソフトウェア
電子部品
計測器
ディスプレイ
デジタル家電
通信・ネットワーク
カーエレクトロニクス/産業機器
EDN Japan 記事検索
検索方法の詳細
雑誌無償購読申込み ニュースレター登録 この記事に対する感想/ご意見
2007.2
ESD対策新時代


携帯電話端末に代表される電子機器の高速化、低消費電力化などに対応するために、新しいデバイス構造を採用した製品の開発が進んでいる。しかし、そうした構造はESDに対し脆弱であることが確認されており、従来の手法では不十分となってきた。本稿では、新たなデバイス構造にも対応可能な最新のESD保護回路設計についてまとめる。

福田 保裕 沖エンジニアリング


ESD対策に求められる変化

 MOSデバイスが集積回路の中心となった結果、半導体デバイスは静電気放電(ESD:electrostatic discharge)の影響を大きく受けることになった。半導体デバイスを取り扱う際に損傷が発生したり、半導体デバイスを搭載した電子機器がESDによって誤動作したりするといった問題が顕著になったのである。その主な原因は、MOSデバイスが薄膜絶縁体を入力ゲートとして用いた電界効果トランジスタであることだ。
 微細加工技術の急速な進展は、MOSデバイスの集積度を加速度的に向上させた。その半面、微細化は、デバイスにおけるESD保護回路の配置、あるいは組み立てラインにおける静電気対策の展開/強化にもかかわらず、デバイスの各種ESD耐性を低下させる原因ともなっている。結果として、ESDによる障害の発生を完全に防止できない状況が今日まで続くことになった。つまり、半導体/電子機器業界において、ESD対策は、何年かおきに大きな問題として浮かび上がる古くて新しい存在なのである。
 本稿では、従来から用いられているESDモデルについて整理した上で、従来のESD保護回路設計、新たに求められているESD保護回路設計、ESDにかかわる今後の課題などについてまとめる。


ESD損傷モデル
HBMの概要と等価回路
図1 HBMの概要と等価回路
  まず最初に、半導体デバイスに損傷を与えるESDモデル(ESD損傷モデル)について簡単に説明しておく。ESD損傷モデルは、大きく以下の3つに分類される。
(1)デバイス外部の静電気帯電物体(導体)からデバイス端子へのESDによりデバイスが損傷するモデル
(2)デバイスが直接/間接的に静電気帯電し、静電誘導した端子から外部導体へのESDによりデバイスが損傷するモデル
(3)デバイス周囲の急激な電場の変化により損傷するモデル
 これらはさらに細かく分類され、各種モデルが表1のように命名されている*1)。例えば、(1)において外部の静電気帯電物体に当たるものがデバイスを取り扱う人体である場合を人体帯電モデル(HBM:human body model)と呼び、外部の静電気帯電物体がデバイス近傍に存在する電位を固定されていない浮遊導体(金属筐体)である場合をマシンモデル(MM:machine model)と呼ぶ。
CPMの概念図
図2 CPMの概念図
 また、(2)のデバイス帯電モデル(CDM:charged device model)*2)において、デバイスの電位を上昇させる原因がパッケージ樹脂表面の摩擦静電気であればパッケージ帯電モデル(CPM:charged package model)*3)、*4)と呼び、デバイスが搭載されたプリント基板の静電気帯電であればボード帯電モデル(CBM:charged board model)と呼ぶ、といった具合である。いずれにせよ、CPMもCBMも、デバイスが外部絶縁体などの静電気帯電物体によって静電誘導され、金属部である端子がほかの導体と接触したときに発生するESD現象(例えば、瞬間的な電圧上昇であるサージ)によって損傷するCDMの一種である。
 図1に示したのは、HBMの概要と等価回路である。一方、図2はCPMの概念図を表している。
 これらのESD損傷モデルを再現性良く確認するためのシミュレーション試験法が、これまで継続的に検討/実施されてきた。以下では、保護回路の設計に関係のある(1)、(2)の損傷モデルのシミュレーション試験法を順に紹介し、それぞれの放電電流の波形特性を基に、保護回路構成の基本について述べることとする。

表1 半導体デバイスにおけるESD損傷モデル
半導体デバイスにおけるESD損傷モデル

参考文献
*1)
福田保裕, "半導体デバイスの静電気対策":静電気学会誌,第29巻,第2号, pp.104〜109, 2005,3
*2)
B.A.Unger, "Electrostatic Discharge Failure Mechanisms of Semiconductor Devices",1981,IRSP proc.,pp.193〜199
*3)
福田保裕、ほか, "MOS DEVICEの静電気破壊評価方法‐パッケージ帯電試験法の提案と実験結果‐", 電子通信学会信頼性研究会R83-33, 1983.10, pp.7〜12
*4)
福田保裕、ほか, "ICパッケージに帯電した静電気がICを破壊",日経エレクトロニクス誌, 論文, 1984.4, pp.179〜194
▲本文へ戻る

 

Advertisement

雑誌無償購読申込み ニュースレター登録 この記事に対する感想/ご意見
Reed Electronics Group
Electronic BUSINESS Japan | Design News Japan | Semiconductor INTERNATIONAL | DETAIL JAPAN
EDN Japanについて | 広告掲載について | サイトマップ | お問合せ
 Copyright (C) 2000-2005 Reed Business Information Japan K.K. 
個人情報に関する方針 | 著作権・リンクについて | 会社情報