2006.12

ARC社がメディアアーキテクチャを開発、 HDのH.264エンコードを1チップで実行

英ARC International社は、高品位（HD）映像のH.264エンコード処理を1チップで行えるメディアアーキテクチャ「VRaptor」を発表した。2007年6月までには同アーキテクチャをベースにしたマルチプロセッサSoCシステムの供給を始める予定だ。 　 VRaptorは、コンフィギュラブルなプロセッサコア「ARC 750D」や複数のメディアプロセッサ、専用のハードウエアアクセラレータおよびストリーミングI/Oなどで構成される。これらのコアは「アクティブコミュニケーションチャンネル」と呼ぶ内部バスによってポイントツーポイントで接続される。この独自方式の内部バスは、1つのメッセージを送って、受け手側がコード化するまで6クロックサイクルで済むなどレイテンシが小さい。 　 メディアプロセッサは、デブロックフィルタやピクセル変換、オーディオ処理など8種類のモジュールをそろえている。ハードウエアアクセラレータは、動き検出やエントロピエンコードなどの繰り返し演算を高速処理するのに適している。 　 同社が実際に製品化を目指すSoCは、必要とされる処理能力や機能に応じて1チップ上にVRaptorの機能ブロックを複数組み合わせる。例えば図1のように、調整クラスタにはARC 750Dとメディアプロセッサを組み合わせる。計算クラスタはARC 750Dと複数のメディアプロセッサで構成し、ストリーミングクラスタはARC 750Dとメディアプロセッサやハードウエアアクセラレータなどさまざまなコアを実装する。これらのクラスタ間ではそれぞれのARC 750D同士が接続され、機能やパフォーマンスを拡張できる。 図5　VRaptorメディアアーキテクチャを使ったマルチプロセッサSoCシステム 　 同社のチーフアーキテクトを務めるNigel Topham氏（写真）は、「標準解像度（SD）のH.264エンコード処理を実行するのに、一般的な32ビットRISCプロセッサでは動作周波数が18GHz必要だが、VRaptorだと並列処理を行うため、同じ処理をわずか200MHzの動作周波数で実行できる」という。また、現行のARC 750Dは166MHz動作で、H.264のSDデコードを40mW〜45mWの消費電力で行えるという。 　 今後は、エンコード処理やHD映像への対応などメディア処理がますます複雑になる中で、将来に向けた開発方針としてTopham氏は「ARC 750Dは600MHz〜700MHzでも動作するが、顧客の要件を聞き、実際の動作周波数の上限として200MHzを目標とした。そのためにもマルチコア並列処理は必須で、効率の良いアーキテクチャが必要となる」と語る。 （馬本 隆綱） 連絡先：日本オフィス、03-4360-8370 Advertisement