2006.5

インテル、高性能と低消費電力の両立を宣言

米Intel社の上席副社長兼セールス&マーケティング統括本部長のAnand Chandrasekher（アナンド・チャンドラシーカ）氏は、東京プリンスホテルで開催された「インテル・デベロッパー・フォーラム（IDF）Japan2006」の基調講演において、「インテルは今後、消費電力を上げずに性能を向上する技術の開発を加速していく」との考えを示した。 　講演の中で同氏は、1993年に発表したPentiumプロセッサから2005年に発表したPentium4に至るまで、性能の向上と共に、いかに消費電力が増大してきたかを示した（図1）。性能は4倍になったが、消費電力も4倍以上になっている。 　同氏は「パフォーマンスを向上させた分、電力効率がどんどん下がってきた」と述べ、「このジレンマを打開する時期にきている」と指摘した。 　Anand氏によると、クロック周波数を20％増加させると、性能は13％向上するが、消費電力は73％も上がってしまうという。逆に、クロック周波数を20％下げると、性能は13％減少するが、消費電力は50％改善する。クロック周波数を下げた時に、消費電力の減少幅の方が、性能の低下幅よりも大きいことを踏まえた上で、「クロック周波数を20％下げたプロセッサを2つ使ってデュアルコアにすると、クロック周波数を下げる前のシングルコアのプロセッサに比べ、パフォーマンスは70％向上するが、消費電力はほとんど変わらない」とマルチコアの優位性を強調した（図2）。 　65nmプロセスを採用したデュアルコア プロセッサは、発売から3週間で累計100万個を出荷した。Pentiumプロセッサが100万個を出荷するのに1年かかったことを考えても、好調な立ち上がりを見せているという。今後はノート型パソコンやデスクトップ、サーバーまですべてに向けてデュアルコア化を加速する。「2006年はその移行の年である」とAnand氏は述べた。 図1　プロセッサごとの性能と電力効率の関係 図2　マルチコアにより優れた電力効率を実現。 新しいマイクロアーキテクチャに賭ける 図3　最新のマイクロアーキテクチャ 　パフォーマンスと低消費電力を両立させる技術として、IDF2006では新しいマイクロアーキテクチャの概要が明らかになった（図3）。新しいマイクロアーキテクチャでは、モバイル、デスクトップ、サーバー、すべてに対し共通な基本設計が用いられる。その基本アーキテクチャをベースにそれぞれの応用ごとに最適化を行う。 　新しいマイクロアーキテクチャ設計が採用される最初のプロセッサは、サーバーが「Woodcrest」、デスクトップ型パソコンが「Conroe」、ノート型パソコンが「Merom」になる予定だ。既存のプロセッサと比較した場合、最もパフォーマンスの差が大きいのはサーバーで、Woodcrestでは80％パフォーマンスが向上し、電力消費量は35％低減される。また、ConroeではPresler（現行コア）よりパフォーマンスが40％向上し、電力消費量は40％低減できる。Meromは、現在のCore Duo（Yonah）プロセッサと電力消費量は同じだが、パフォーマンスは20％向上するという。 　新しいアーキテクチャは、フロントエンド、スケジューラと実行ユニット、メモリーユニットとパイプライン、マイクロ命令（μ-op：micro-operation）リタイヤユニットの4つのセクションに分割されている。フロントエンドはインオーダーの命令フェッチ/デコードユニットで、サイクルごとに命令メモリーから16バイトを取得して4つのμ-opを発行する。そのスピードは既存設計の3倍にも及ぶ。スケジューラと実行ユニットはアウトオブオーダー方式で、3つのALUと浮動小数点プロセッサ、1対のロード/ストアユニットで構成される。メモリーユニットは2Mバイトまたは4Mバイトのレベル2キャッシュで、プロセッサのフロントサイドバスを通じて最大10.6Gバイト/秒の伝送速度に対応できる。このユニットもアウトオブオーダー方式で、ロード/ストアユニットのオーダリングを保持する。μ-opリタイヤユニット、別名リオーダーバッファは、その名の通り命令をいったん格納する機能をもつ。 　新しいマイクロアーキテクチャにはいくつかの大きな変化がみられる。その最たるものが、Intel社が「Wide Dynamic Execution」と呼ぶものだ。通常動作では、アウトオブオーダー実行ユニットがフロントエンドに合わせて1クロックサイクル当たり4命令を実行できる。さらに、スタックポインタを更新するためにALUを使用する必要がないため、実行ユニットの負荷が軽減される。 　また、複数のμ-opを1つのμ-opに結合する「Micro Fusion」と呼ばれる手法が使用されている。これにより、μ-op数を10〜15％削減した。命令当たりのμ-op数が少なくなるほど、プロセッサの動的キャパシタンスを増やすことなく高いIPC（instruction per clock：クロック当たりの実行可能命令数）を実現できる。もう1つ、よりシンプルな「Macro Fusion」と呼ばれる手法もある。2つの命令を1つの新しいμ-opに結合する手法である。この手法で処理される最初の命令対は比較/テスト（compare/test）命令と条件分岐命令である。これらの命令がフロントエンドのデコードセクションを通過すると、分岐予測ユニットが組み込まれたALUに1つのμ-opが発行される。 　さらに、2つの手法を取り入れた「Smart Memory Access」と呼ばれる機能が追加されている。そのうちの1つの「Memory Disambiguation」という手法は分岐予測に似ているが、メモリーインターフェースに使用される。ロード命令が前のストア命令に依存するかどうかを推測して、アウトオブオーダーで発行できるかどうかを予測する機能である。この機能によってメモリー内のアウトオブオーダー性が高まるという。リタイヤの前に、システムがロード命令による競合が発生しなかったかどうかをチェックする。分岐予測と同様のミスペナルティはあるが、ほとんどのコードでヒット率が非常に高いという。2つ目のメモリー機能はプリフェッチだ。一連のロード命令に一定のパターンがある場合に、キャッシュがメモリーからデータをシフトさせ、その後のキャッシュミスを減らす。 　レベル2キャッシュは、プロセッサのデュアルコアで共有されることを想定して構成されている。各コアのキャッシュサイズは固定されていないため、動的に変更できる。また、両方のコアが同一データにアクセスする場合でも、そのデータを複製する必要はない。電力管理面では、コアをさらに細分化して部分ごとにオフにできるようにしている。内部バスは分割可能で、必要がないときは上位ラインをパワーダウンできる。命令の最大長は15バイトだが、ほとんどは4バイトであるため、この機能は有用である。 　Woodcrest、Conroe、Merom、 この3つはすべて、既存プロセッサとピン互換があるという。Conroeは現在エンジニアリングサンプル段階にある。2.67 GHzで動作するConroeのデモでは、3.4 GHzで動作する4スレッド対応Pentium 4 Extreme Editionよりも速く3Dベンチマークを実行しており、新しいマイクロアーキテクチャの優位性がうかがえた。 （伊藤 達哉） Advertisement