雑誌無償購読申込み 最新号 バックナンバー 広告資料請求 EDN Japanについて お問合せ
雑誌無償購読申し込み
メールニュースレター登録
登録内容変更
アナログ IC/ディスクリート
電源/電池/コントローラー
PLD / メモリー
組み込みシステム
コンピュータ&ボード
EDA/IP/CAE/ソフトウェア
電子部品
計測器
ディスプレイ
デジタル家電
通信・ネットワーク
カーエレクトロニクス/産業機器
EDN Japan 記事検索
検索方法の詳細
雑誌無償購読申込み ニュースレター登録 この記事に対する感想/ご意見
DESIGINIDEAS
2006.5
パワーアンプの電流制限温度特性を改善
John Guy 米Maxim Integrated Products社
Advertisement
 パワーアンプやアナログ電圧レギュレータのエミッタフォロア出力段に電流制限回路を追加すると、出力回路を過電流から保護することができる。図1は、その典型的な電流制限回路である。トランジスタQ2は、出力電流によるバラスト抵抗R2の電圧降下を検出し、ダーリントン接続トランジスタQ1・Q3のベース電流を吸収する。Q2のベースエミッタ電圧VBEは、電流制限値を設定する。ところが、小信号用トランジスタのVBEは、−2mV/℃の温度係数を持っているため、動作温度範囲における電流制限値は、大きく変動してしまう。

図1 小信号用トランジスタQ2が、エミッタフォロア・パワーアンプの出力電流を制限する。

 そこで、Q2を並列型レギュレータIC1に置き換えると、温度特性を改善することができる(図2)。並列型レギュレータMAX8515は、入力しきい値電圧が0.6Vで、電流検知抵抗R2に小抵抗を使えるため、R2の電力/熱損失を最小にすることができる。よく使われる並列型シャントレギュレータでは、入力電圧が1.25〜2.5Vと大きい。MAX8515はさらに、電源を外部から加えることにより、内蔵の出力トランジスタが飽和状態に近づいても電流制限の精度を保つことができる。

図2 図1のQ2を並列型レギュレータIC1に置き換えると、出力電流制限値の温度特性を改善できる。

図3 図1と図2の回路の温度対出力電流制限値の特性比較。並列型レギュレータを追加した回路(下側の曲線)の方が、個別部品のトランジスタによる回路(上側の曲線)よりも温度特性が向上している。
 図3は、−40〜+85℃における、図1と図2の回路の電流制限値の比較である。R2の温度係数を無視すると、並列型レギュレータを追加した図2の回路では、出力電流制限値の変動は2%未満と高精度なのに対し、小信号トランジスタを使った図1の回路では25%もの変化が生じている。
「design ideas」への寄稿のお願い
「design ideas」は米EDNの「名物コラム」です。このコラムは、電子機器設計や電子回路設計などの現場で働く技術者の皆さまからのご寄稿により成り立っています。そこで、「EDN Japan」でも半導体メーカーや電子機器メーカーの電子技術者のほか、大学などの研究者、コンサルタント業務に携わる技術者などの皆さまからのご寄稿を募集します。
【記事内容】
電気/電子回路の新たな提案とその説明。
半導体製品に搭載した新たな回路の紹介。
半導体/電子部品の面白い使い方。
半導体/電子回路の性能を引き出す、あるいは部品の弱点を補う回路の提案。
などです。上記以外のテーマについては、別途ご相談ください。
【原稿の長さ】
1〜2ページ。文字数は1000〜1500、図版は1〜2点です。
【原稿料】
採用原稿に対して、400字当たり3000円(税込み)。
【注意点など】
未発表のものに限定します。
ご寄稿いただいた原稿は、EDN Japanで選考して、採用/不採用を決めさせていただきます。ご寄稿いただいた原稿は、お返しできません。
ご寄稿いただいた原稿に対して、加筆、改筆をお願いする場合がございます。
掲載した原稿の著作権はEDN Japanに帰属します。
design ideasへのご寄稿に関するご質問、ご要望などは、
EDN Japan編集部、 住所: 〒107-0051東京都港区元赤坂1-7-17 テラサワビル4F
電話: 03-3402-0076、FAX:03-3402-0209
e-mail:ednjreader@reedbusiness.jp

用語解説 / 会社情報
*1)
http://intecweb.intec.ugent.be/data/researchgroups.asp. .
▲本文へ戻る
*2)
Insam, Eddie, "Designing Super-Regenerative Receivers," Electronics World, April 2002, pg 46.
▲本文へ戻る
*3)
"Low-cost BER tester measures errors in low-data-rate applications," EDN, December 5. 2005, pg.123, www.edn.com/article/CA6288033.html.

雑誌無償購読申込み ニュースレター登録 この記事に対する感想/ご意見
Reed Electronics Group
Electronic BUSINESS Japan | Design News Japan | Semiconductor INTERNATIONAL | DETAIL JAPAN
EDN Japanについて | 広告掲載について | サイトマップ | お問合せ
 Copyright (C) 2000-2007 Reed Business Information Japan K.K. 
個人情報に関する方針 | 著作権・リンクについて | 会社情報