バッテリ動作PWMアンプに適したFET駆動回路

2006.3

バッテリ動作PWMアンプに適したFET駆動回路

Steve Franks　米Franks Development社

図1　教科書通りのCMOSペア回路（a）は、高速オン/オフ遷移のきれいな出力波形を生成する（b）。

図2　nチャンネルFETドライバ回路（a）の出力は、オフになるときに指数関数的な立ち上がりを示す（b）。

図3　nチャンネルMOSFETに抵抗バイアスと容量カップリングを追加すると（a）、遷移時間は改善されるが、オン期間またはオフ期間に波形がダレる（b）。

　D級オーディオアンプなどPWM（パルス幅変調）アプリケーションの多くは、対称な波形の駆動回路を必要とする。図1は教科書通りのCMOSペア回路で、ゲートとソース同士を接続したnおよびpチャンネルFETの相補型構成になっている。正負どちらの電源に対しても低インピーダンスのパスを提供し、nチャンネルFETを直接駆動することができる。
　このCMOSペア回路は、ロジック・ドライバ回路に直接結合して駆動すると、ロジック回路と電源電圧が同じ場合には、うまく機能する。しかし、ゲートを低電圧のロジック回路で駆動し、出力FETを高電源電圧にしようとすると、電源電圧の差によって、pチャンネルFETがオンのままになってしまう。
　オフにするには、pチャンネルFETのゲートが正電源の電圧に上がらなければならない。CMOSドライバ回路は、アンプ部の高い正電源電圧に対応することができず、市販のFETドライバICや、オペアンプのレベル・シフト回路などを用いたとしても複雑になってコストも上がってしまう。
　そこで、図2のように、高電圧nチャンネルFETを外付けして、pチャンネルFETのゲートを駆動することもできる。しかし、容量性負荷がかかって、駆動波形は指数関数的な立ち上がりになるため、pチャンネルFETはさらに長い期間その線形動作領域に留められ、スイッチング周波数が制限される。その上、カスケード接続のFETの大きな電力損失の原因となる。

図4　バイアス分割回路にツェナー・ダイオードを挿入すると、カップリング・コンデンサの値と、ロジックレベル駆動用のpチャンネル・デバイスのバイアス電圧を最適化することができる。

　一方、最近のPWMシステムは、比較的高いスイッチング周波数で動作するため、図3のように、ロジックレベル・ドライバ回路の出力と、pチャンネル出力FETのゲートの間に、DCブロッキング・コンデンサCBを挿入することができる。
抵抗分割回路R₁とR₂は、出力FETのゲートに、出力電源電圧と中間レベル・ロジック電圧との差に等しいDCバイアスを印加する。例えば、5Vのマイクロコントローラで駆動される12VのD級PWMオーディオアンプの場合、pチャンネルFETのゲートには9.5V（12V－5V/2）のバイアスをかけるようにする。
　出力デバイスには、ロジックレベル・ゲート駆動用FETを用いる。他のFETは、5V以下のゲート駆動では所望のIDS（ドレイン-ソース電流）特性を示さないからである。
出力段のバイアス回路が抵抗分割式になっているバッテリ動作アンプでは、面倒なことがもう1つある。バッテリ電圧の低下に伴って、バイアス電圧も低下することである。その対策として、基準電圧ICまたはツェナー・ダイオードD₁を用いれば、電源電圧に関係なく、一定のバイアス電圧を供給できる（図4）。
　この方法は、単純な抵抗分割回路よりも消費電力が少なく、カップリング・コンデンサの選択がフレキシブルになり、波形のダレも少なくなる。米Texas Instruments社のPWMパワーアンプIC「TPA2010＊1）」を使って、D級オーディオ・パワーアンプを構成すると、TPA2010の2.5W差動出力は、8Ω負荷に対して200Wrmsを超える電力を供給することができる（図5）。

図5　このD級オーディオ・アンプは、ドライバICの出力を、48V電源で200Wrmsにブーストできる。

用語解説 / 会社情報

＊1）
TPA2101D1データシート、http://focus.ti.com/lit/ds/symlink/tpa2010d1.pdf.

▲本文へ戻る

「design ideas」への寄稿のお願い

「design ideas」は米EDNの「名物コラム」です。このコラムは、電子機器設計や電子回路設計などの現場で働く技術者の皆さまからのご寄稿により成り立っています。そこで、「EDN Japan」でも半導体メーカーや電子機器メーカーの電子技術者のほか、大学などの研究者、コンサルタント業務に携わる技術者などの皆さまからのご寄稿を募集します。

【記事内容】
・	電気/電子回路の新たな提案とその説明。
・	半導体製品に搭載した新たな回路の紹介。
・	半導体/電子部品の面白い使い方。
・	半導体/電子回路の性能を引き出す、あるいは部品の弱点を補う回路の提案。
などです。上記以外のテーマについては、別途ご相談ください。

【原稿の長さ】
・	1～2ページ。文字数は1000～1500、図版は1～2点です。

【原稿料】
・	採用原稿に対して、400字当たり3000円（税込み）。

【注意点など】
・	未発表のものに限定します。
・	ご寄稿いただいた原稿は、EDN Japanで選考して、採用/不採用を決めさせていただきます。ご寄稿いただいた原稿は、お返しできません。
・	ご寄稿いただいた原稿に対して、加筆、改筆をお願いする場合がございます。
・	掲載した原稿の著作権はEDN Japanに帰属します。

design ideasへのご寄稿に関するご質問、ご要望などは、 EDN Japan編集部、住所：〒107-0051東京都港区元赤坂1-7-17 テラサワビル4F 電話： 03-3402-0076、FAX：03-3402-0209 e-mail：ednjreader@reedbusiness.jp


雑誌無償購読申込み	ニュースレター登録	この記事に対する感想/ご意見


	Reed Electronics Group
	Electronic BUSINESS Japan　\|　Design Ｎews Japan　\|　Semiconductor INTERNATIONAL　\|　DETAIL JAPAN


	EDN Japanについて　\|　広告掲載について　\|　サイトマップ　\|　お問合せ

		Copyright (C) 2000-2007 Reed Business Information Japan K.K.

	個人情報に関する方針　\|　著作権・リンクについて　\|　会社情報