2005.11

スイッチング電源も デジタル制御の時代に 皮肉な話であるが、恐らくアナログ制御からデジタル制御システムへの移行が最も遅いのは、最も一般的な電源装置部分である。しかし、デジタル制御に移行する時に気をつけなければならないことがある。デジタル電源制御は一部のアプリケーションにとってはメリットが大きい。しかし、その技術が高度なため、使う側がそこにある落とし穴に慣れるまで、アプリケーション開発期間が長くなることを覚悟しなければならない。 Joshua Israelsohn

Advertisement 　電圧および電流が適当な範囲内においての話だが、応用が全く異なる場合でも、パワーマネジメントのサブシステムに対する要求は、よく似ていることが多い。最初は直感的にそのように見えないが、事実はその通りである。共通のコア技術を持つ応用や、似たような機能を分割する方式の応用、別々の電源は数カ所のみといった応用などは多い。何を設計するかに関わらず、主要なサブシステムの動作電圧はどんどん低くなっており、数多くの技術が低電圧化へと進化を遂げている。これに伴い、これらの技術を使う電源のサブシステムに求められる電源マージンも、供給電圧にほぼ比例して小さくなってきている。それと同時に、定常電流は大きくなっており、比例してはいないが動的電流も同様の傾向にある。 ループ内の動作 　代表的なスイッチング電源の制御ループは、サブシステムの出力電圧に応じて電源スイッチのタイミングを調整する。図1より、出力から右回りに動作するフィードバック回路では、出力電圧を検出し、それにVO（ideal）/VREFを乗じる。「エラーアンプ」という名称は適切とは言い難い。このエラーアンプはフィードバック電圧を基準電圧と比較し、2つの入力電圧を一致させる様なPWM駆動信号を生成する（エラーアンプは2つの入力信号の差に比例した出力信号を生成するデバイスとしている文献もあるが、ループが線形範囲内で動作している限り、これは正しくない）。補償回路は、アンプのDCおよび低周波利得をPWMの感度に適した値に調整する。加えて、高周波フィードバックループを部分的に作り、ループを安定させるために適切な位相余裕を確保する。この基本構造は、絶縁型と非絶縁型両方の電源にあてはまる。絶縁型電源（図にはない）は、電源の入力部分または電源スイッチング回路に置くことができる。 図1　アナログのスイッチング電源制御回路では、出力電圧のフィードバック電圧と基準電圧とを比較し、PWMタイミングを制御して2つの値を強制的に一致させていた。 　この方式は、電圧レギュレーションに関わる基本的問題だけに止まらず、さまざまな補助機能に応用できる。これに伴ってシステムが複雑化することはほとんどない。例えば、基準電圧の出力とエラーアンプの非反転入力との間に抵抗を1個追加すればトラッキング機能を追加でき、レギュレータを別の電源ラインや電源に追随させることができる。ここで、外部電源を基準電流のソース電流（あるいは必要に応じてシンク電流）にできれば、外部電源によってレギュレータの出力ターゲットを制御できる（| VTRACK−VREF | ÷RR）。簡単に作れる機能はほとんどないが、この方式だとシステムを極端に複雑化させることなく、過電圧保護、低電圧保護、過電流保護、電流レポートなどの一般的機能を追加することが可能である。これらの機能追加によってレギュレータのループ性能に影響を及ぼすこともない。 　スイッチング電源とは事情が異なるが、これと同じようなサーボ回路の起源は真空管の時代までさかのぼる。これらの回路については非常に詳細な研究と特性評価が行われており、最も豊富な文献が存在する制御回路のひとつである＊1）。最新技術の性能レベルを考えると、このループは極めてシンプルかつ効率的な構造であるが、デジタル式ループに置き換えることは最近に至るまで容易ではなかった。実際、Astec Power社の副社長であるGeof Potter氏が次のように述べたのは、わずか1年前のことである。「ペリフェラル機能には長い間デジタル制御方法が使われてきた。必要な速度や複雑さがそれほどではなかったからだ。しかし、パルス変調方式などのアクティブフィードバックループのデジタル制御は、実用的な利用のために必要な部品のサイズやコスト、消費電力などが障害となって、これまで目標として捉えにくい存在だった。デジタル式のシステムが低コストのアナログ制御システムと競合するには、大規模かつ高価なDSPやA-Dコンバータ製品でしか得ることのできないようなデータ分解能と高速性能が必要となる。これらの困難な問題を解決するには、デジタル方式の電源コントローラを構成するための機能がすべて組み込まれたデバイスが必要だが、このようなデバイスは市場に見当たらず、あったとしてもごく限られたものでしかなかった＊2）」。 デジタルとアナログ方式の比較 　デジタル制御方式のデバイス開発への動機はさまざまである。1つのファミリに属する派生製品用の電源には、同じパワーマネジメントを使用することができる。この場合、それぞれの管理回路には、ソフトウエアや演算係数を使用して、各製品に合わせた最適化を施す。オンボードのセルフテストプログラムを利用すれば、メーカーの設計や評価方法に応じて、電源の管理機能に対する製造試験を削減したり、あるいは充実させたり、時には廃止することが可能である。デジタル電源の管理部分は、回路規模や、時間、温度などに対してパラメータが変化する部品を自動的に補償あるいは交換することができる。製品とアクセサリの識別および認識の方法はデジタル方式のパワーマネジメント設計に組み込み可能だ。ハードウエアをほとんど加えることなく、安全性の向上、製品追跡、診断情報提供などを実現できる。 　デジタル制御ループでは、エラーアンプとその補償回路の代わりにA-Dコンバータと制御プロセッサを使う。このプロセッサは、多くの場合PI（proportional-integral：比例-積分）またはPID（proportional-integral-derivative：比例-積分-微分）補償器を構成する（図2）。このプロセッサは、回路の動作を決める各種の係数にアクセスでき、通常動作モード、過渡的事象、故障などの状況に応じてこれらの係数を変更し、動作を最適化できる。この係数はメモリーに記憶させておく。プロセッサの出力はデジタルPWMへ入力し、計算することでスイッチングエッジのタイミングが決まる。これが、しきい値検出方式のアナログ回路との違いである。 図2　デジタルのスイッチング電源制御回路ではエラーアンプではなくA-Dコンバータを使用する。デジタルPWMには、必要なエッジタイミング分解能を確保するために高速クロックが必要である。 図3　デジタルPWMの分解能がその前に位置するA-Dコンバータの分解能よりも低い場合は、リミット電圧（LSB）のサイクルに振動が生じることがある。 　ただし、おおまかに見ればアナログ制御回路とデジタル制御回路の構成はよく似ており、このような複雑な置き換えが表面に出ることはない。たとえば、アナログもデジタルも、入力電源とフィルタ出力の間に生じる位相遅延を制御回路で補償する必要がある。デジタル方式では、アナログ-デジタル変換による遅延や制御プロセッサの計算によるレイテンシによって生じる新たな位相遅延にも対処しなければならない。 　デジタル制御回路は離散時間型の回路としてだけではなく、量子化器としても機能するが、アナログ制御回路は連続的な時間と振幅で動作する。この様な違いは、デジタル回路に構造的な要求や性能上の制約をもたらす。これらの制約により、ミックスドシグナルの大規模LSI上において、広い帯域幅やきびしい出力マージンを得ることは、つい最近まで難しかった。たとえば、A-Dコンバータは出力電圧設定の分解能を決定する。これは出力電圧エラーの見積りでも最も重要な項目である。最小の分解能は、定格出力電圧VO、および設定分解能VOから計算できる。 　出力における最小分解能電圧の振動を避けるには、A-Dコンバータの次に位置する量子化器（デジタルPWMを含む）の分解能がA-Dコンバータの分解能よりも高くなければならない（図3）。この要求を満たすことによって、A-Dコンバータの出力範囲で常に安定した出力値を保証できる。つまり、図2において次の条件を満たす必要がある。 　基本的に、デジタルPWMは振幅を表わすビット数を、時間を表わすビット数に変換するものである。デジタルPWMの最小タイミング分解能は、電源部のスイッチング速度とコンバータの振幅分解能によって決まる。デジタルPWMは、電源部のスイッチング間隔の2mビット以内に収まっていなければならない。たとえば、8ビットA-Dコンバータと9ビットデジタルPWMが接続され、1MHzのスイッチング周波数で電源部の制御を行うコントローラの場合、デジタルPWMのタイミング分解能は次のようになる。 　デジタルPWMクロック速度は、デジタルPWMタイミング分解能の逆数から求められる。この場合は次のように控えめな値となる。 　電圧設定の分解能が上がるにつれ、デジタルPWMクロックの分解能も同じように上がるが、その比率は1ビットあたり1オクターブである。システムからもデジタルPWMからも、ある程度の電磁放射が予想される。デジタル制御回路を内蔵する電源の場合、電源サブシステムの設計を開始する前に応用回路の信号帯域幅に応じて放射ノイズスペクトルを考慮する必要がある。また、特にスイッチングのドライブおよびクロック信号の領域において、高周波レイアウトの事例の見本をチェックする必要がある。出力フィルタがあるので、レギュレーションされたDC出力VOからRFノイズが伝わることは考えにくいが、RF放射の問題は、やはりレイアウトに関係するものである＊3）。 デジタル方式の制御IC例 　デジタル方式の電源制御に関わる、理論的および技術的開発は何年間にもわたって続けられてきたが、今春には、米Texas Instruments（TI）社と米Silicon Laboratories（SiLabs）社が、このアーキテクチャのICを発表した。 　TI社のアプローチは2チップ構成のチップセットで、いくつかのオプションによってさまざまなスイッチング電源に対応できるようにしている（図4）。この場合は「UCD9kファミリ」と「UCD7kファミリ」のICが電源スイッチング部とフィルタ回路として完全なサブシステムを構成する。 図4　TI社製「UCD9k」と「UCD7k」を接続してデジタル電力コントローラを構成。 　「UCD7100」と「UCD7201」は、シングルチャンネルとデュアルチャンネルのローサイドMOS FETゲートドライバを持ち、マイクロコントローラおよびDSP互換の入力を可能とする。2MHzのスイッチング周波数で動作させることができ、このドライバは標準で4Aのソース電流またはシンク電流を供給することができる。2.2nFの負荷をドライブする際の最大立ち上がり時間と降下時間はそれぞれ20nsと15ns、入力から出力までの伝播遅延は35nsである。いずれのドライバも、サイクルごとの電流制限、プログラム可能な制限しきい値を持ち、ロジックレベルの制限状態でフラグ出力といった特徴を備えている。これらのICは4.5Vから15Vまでの電源に使用可能である。定格10mAの3.3Vオンチップレギュレータが組み込まれており、低電力のマイクロコントローラやASICなどの外部回路用の電源として使用できる。シングルチャンネルは99セント、デュアルチャンネルは1.20米ドルで、それぞれQFN-14パッケージとQFN-16パッケージが使われている。また、共にHTSSOP-14パッケージもあり、この場合は−40〜+105℃までの範囲で使用可能である。 　TI社は現在、このほかにも4種類のドライバをUCD7kファミリとして提供している。これらの各種ドライバには、電流検出機能を持つ同期整流のドライバや、110Vのスタートアップ電圧を許容するシングルおよびデュアルチャンネルのローサイドドライバが含まれる。デュアルチャンネルICは、単独か、共通かいずれかの電流検知を選択できる。UCD7kファミリのドライバは、「UCD9501」とその派生型を含め、さまざまなプロセッサと組み合わせられる。UCD9kファミリ初の製品である9501は、100MHzで32ビットのハーバード・アーキテクチャのDSPコア、クロックおよびタイミング制御ブロック、12ビット6.25Mサンプル/秒のA-Dコンバータ、PWM出力を含む広範なデジタルI/O、メモリーから構成している。 　A-Dコンバータは16チャンネルマルチプレクサとサンプル・アンド・ホールドアンプを集積しており、±3Vの範囲で動作する。また、プログラムによってPWM出力との同期や、ソフトウエアコマンドやハードウエア割り込みによって変換を開始することも可能である。組み込みシーケンサは1つのコマンドで16個のサンプルを取得できる。このシーケンサは、16個ある入力チャンネルの任意のチャンネルから、各サンプルを取得するように設定が可能である。コンバータのINL（積分非直線性）とDNL（微分非直線性）は、6.25Mサンプル/秒の標準レートにおいて、それぞれ1.5LSBと1LSBである。TI社は限界仕様を設けていない。同様にA-Dコンバータの仕様についても、定められているのは100kHz時の標準値のみである。SFDR（spurious free dynamic range）は76dB、S/N比は67dB、ENOB（有効ビット数）は10.6ビットである。コンバータはノイズの影響を受けやすいものの、これらの値はパワーマネジメント応用に関して十分な値であることを示唆している。このデバイスを100MHzのシステムクロックで動かすと、オンチップタイマーによって、3つの高分解能なPWMチャンネルの出力エッジの位置を、150psの定格分解能に設定することができる。1MHzの電源スイッチング周波数では、PWMのエッジ位置の分解能によるエラーは、コンバータのノイズレベルを下回る。 　TI社は、LQFP-100パッケージのデジタル電源コントローラを5.79米ドル（1000個購入時）で提供している。仕様温度範囲は3種類あり、最大温度は125℃である。これらのICの動作電圧は3.3Vおよび1.8Vで、消費電力は1/2W（標準）である。サポートツールには、495米ドルの「eZdspスターターキット」、C/C++コンパイラ/アッセンブラ/リンカ、TI社の「Code Composer Studio IDE」、評価モジュール、JTAGコントローラ、TI社のDSP/BIOSなどがある。 　SiLabs社はデュアルプロセッサ方式を取っており、すべての通信処理と一般管理機能をループ制御の一次タスクから切り離している（図5）。「Si8250デジタル電源コントローラファミリ」とUCD9kファミリの内部アーキテクチャは大きく異なるが、ブロック図レベルで見た場合の機能は同じである。したがって、TI社のUCD7kファミリと同様のドライバや電流検知機能を持つ。しかし、電源MOS FETドライバの信頼できるベンダーは、ざっと見回しただけでも15社はある。SiLabs社が電源コントローラICを開発する際に、全てを自社製品でまかなわなかったのは妥当な選択と言える。 図5　SiLabsの「Si8250」では、専用のA-DコンバータとDSPフィルタエンジンを使用してループ制御を実行する。さらに、これとは別のA-Dコンバータと8051を使用して、温度測定やシステム通信などを管理する。 　一目見ただけでわかる「Si8250」の長所は、サイズである。このデュアルプロセッサコントローラは、QFN-28およびLQFP-32パッケージに収められている。SiLabs社のコントローラは、端子数が少ない代わりに、A-Dコンバータのマルチプレクサ幅を減らしても（例えば16チャンネルではなく8チャンネル）使用できる。さらに、8250ファミリはデジタルI/O機能をある程度補完する機能をUCD9kよりも多く備えているが、UCD9kでは8250のパッケージ全体よりも多くの端子（35端子）が使われている（皮肉なことに、UCD9kが対応できるPWM出力は3個までであるのに対し、Si8250は6個のPWM出力に対応できるはずで、これがこれらのデバイスの特長となっている）。価格は2.49米ドル（1000個購入時）。Si8250の控えめな機能でも要求を満たせるような応用であれば、その比較的小さいサイズに加え、69mWの最大消費電力も利点となるだろう。 　8250は25MHzのシステムクロックで動作し、PLLベースの内部クロックマルチプライヤは、ループ制御A-Dコンバータ、デジタルPWMなどいくつかの周辺回路用に、50MHz、100MHz、200MHzのクロックを生成する。プログラマブルオプションには、オンチップの3ビットプログラマブルプリスケーラを持つ外部クロックや、組み込みの80kHz低周波クロックによる動作がある。これは低電力待機モードに有効である。 　SiLabs社では、10MHzで動作する専用の6ビットループ制御A-Dコンバータと、電流や温度などの一般管理機能の測定用として、8チャンネルマルチプレクサを持つもう一つの12ビットA-Dコンバータを使用している。ループ制御A-Dコンバータは、2ビットおよび1ビットのINLおよびDNL制限仕様をそれぞれ満足している。仕様に関して厳密な目で見ると、6ビットコンバータにしては少し大きめであるが、恐らく多くの電源制御の応用には妥当なものだと言えるだろう。基準D-Aコンバータを使用すれば、128mVから1.28Vのダイナミックレンジに対してLSBサイズを2mV〜20mVにプログラムできる。今のところ、SiLabs社はループ制御A-DコンバータのAC性能仕様を定めていないし、そのような意図も表明していない。 　300ページにおよぶSi8250のデータシートの変わった「特長」のひとつは、仕様表が1章にまとめられていない点である。代わりにこのデータシートでは、仕様表の各部を、文章にまとめて示している。このような構成方法のため、パーツを選択するプロセスと初期設計の段階にとって重要な情報は、本のように分厚いデータシート全体に分散されてしまっている。多くの場合、仕様表の断片がサブパラグラフの下に置かれており、読み飛ばす恐れがある。このような構成は、データシートの内容を編集する者にとっては都合が良いかもしれないが、出来上がった文書を使用するユーザーにとっては扱いにくいものである。ユーザーは、パソコンにPDF形式のデータシートを保存してテキスト検索をしたくなるだろう。8250を使用して初めての応用機器を開発しているような場合はなおさらである。あるいは、ポストイットを有効に利用して対応する、という手もあるが。 　Si8250ファミリ用のサポートツールの中には199米ドルのIDKがあるが、これはGUIベースの設計インターフェースとタイミング設計ウイザードが特徴である。このツールセットは、Cソースコード付きのリアルタイムファームウェアカーネル、マイクロコントローラ用のコンフィギュレーションソフトウエア、USBデバッギングアダプタで構成されている。

用語解説 / 会社情報 ＊1）参考文献 Black, Harry, "Stabilized Feedback Amplifiers," Bell System Technical Journal, Volume 13, January 1934. ▲本文へ戻る ＊2） Potter, Geof, "An introduction to digital control of switching power converters," Astec, April 2004. ▲本文へ戻る ＊3） Israelsohn, Joshua, Gary Levy, and Ron Gatzke, "A circuit board layout guide for RFICs," EOEM Design Expo, June 2005, www.eoemdesignexpo.com. ▲本文へ戻る