2005.9

用途に最適な DSPを選ぶ EDN 2005 DSP ディレクトリ DSPがプロセッサを始めとするIPを搭載するようになり、その多機能化は充実の一途をたどっている。特定アプリケーションごとの最適化は確実に進んでいる。各社から入手できる製品とその特長を詳しく見ていこう。 Robert Cravotta

EDN2005年版 DSPディレクトリへようこそ！　このディレクトリは毎年、着実にアップグレードしている。デバイスとコアの一覧表はインターネットでのみ入手可能で、市販のDSPを詳細に記述している。開発されたばかりの新製品に焦点を当てているが、既存のプロセッサ製品のバージョンアップにも触れている。EDNのサイト（www.edn.com）にあるこの記事のウェブ版を見れば、市場の変化に即応するこのディレクトリの有用性を実感できるだろう。 　市場調査会社の米Forward Concepts社（www.fwdconcepts.com）によれば、DSPチップの市場は2004年には27.2％成長した。無線機器市場がその3/4近くを占めており、成長率は71.5％に達している（2003年は68％）。注目すべきは、この成長のほとんどが2004年前半に起こった点である。その理由は、中国（が大半である）の携帯電話機メーカーが大量の在庫を処分しなければならなかったからである。Forward Concepts社は、2005年のDSP市場の成長予測を20％から10％に下方修正した。 Advertisement 　信号処理システムの設計が複雑になるにつれて、デバイスやIP（intellectual-property）のベンダー各社は、設計リソース、プラットフォーム、リファレンスデザインを開発し、セットとして販売している。特定用途製品を使う方法をユーザーに示すためだ。DSPベンダーは設計リソースの確保が難しくなることを認識しており、このリファレンスデザインを開発してきた。このリファレンスデザインは戦略的なデザインインを勝ち取るツールとなり、その重要性を増してきている。 　これらのリファレンスデザインには、サンプルやアプリケーションノートという範疇を超えてワンストップショッピングで設計できるものもある。しかし現在、ベンダーが提供するリファレンスデザインから所望のものを見つけることは難しい。特定の一社だけの製品情報の中にはない。そこで、EDN誌では、毎年恒例のバージョンアップ情報に加えて、リファレンスデザインにも焦点を当てている。DSPディレクトリの選択基準を緩め、信号処理技術のリファレンスデザイン情報にも焦点を当てている。 　EDN誌では、DSPディレクトリの選択基準を緩め、信号処理技術の範囲を拡大した。具体的には、ソフトウエアプログラマブルなDSPと、固定機能デバイス、リコンフィギュラブルデバイス、ホストマイクロプロセッサのハイブリッド構成も含んでいる。複数のDSPやRISCコアを搭載した標準のプロセッサデバイスや、これらのデバイスをサポートする開発ツールが、普及しつつある。 　この記事のオンライン版の最新一覧表では、DSP製品をアプリケーションによってではなく、ベンダーによって分類している。DSP製品をより効率よく探すためのコラム名のいいアイデアがあれば、提案していただきたい。また、固定機能ブロックやリファレンスデザイン、プラットフォームなど、信号処理関係のオプション機能を利用するためのアイデアをお持ちならば、dspdirectry@edn.comにメールをいただきたい。 PLDの製品ラインナップからDSP開発キットまで幅広く →Altera社 　この1年間、プログラマブルロジック製品ラインナップを広げ、新しいツールを続々と開発してきた。ストラクチャードASICシリーズHardcopy IIは、FPGAフロントエンド設計の手法を特長としている。HCellsと呼ばれるアーキテクチャを開発した。これはFPGAによる設計から、高密度で、低コスト、高性能、低消費電力というASICの利点を備えた設計へのシームレスな移行をサポートするものである。 　また、Stratix II EP2S180デバイスも発表した。Altera社の最大かつ最速のFPGAである。Quartus II設計ソフトウエアのバージョン4.2では、新しい電源解析および最適化技術のPower Playが採用されている。同社のSOPC（system-on-programmable-chip）ソフトウエア開発ツールおよびIPコアによって、通信、コンピュータの周辺機器、および産業用の機器に向けたアプリケーションの開発が可能になっている。 　Altera社はウェブ上で、FAQ＊、デバイスとIPのサポート、設計ソフトウエアのサポート、およびmySupportなどを提供している。このmySupportを使えば、ユーザーはウェブ上でサービス要求の作成、閲覧、更新を実行でき、ソフトウエアやIPライセンスの購入もできる。 　Cyclone IIのDSP開発キットは、無線インフラや医療診断、画像処理、テストに関する機能を搭載している。開発キットには、開発用のボードと、Math WorksのSimulinkソフトウエア、Altera社のDSP Builder、およびQuartus II設計ソフトウエアの最新版も含まれている。放送や自動車、計算機、ワイヤレス応用に向けたリファレンスデザインを提供している。これを使えば設計者は設計時間を短縮し、Altera社製品の性能の理解を深めたりできる。 低消費電力の医療機器向けに注力 →AMI Semiconductor社 　2004年、DSPfactory社を買収した。DSPfactory社は医療市場に強く、特に、医療用無線機器向けの超低消費電力デジタル信号処理を実現するASICおよび標準製品を提供している。DSP factory社は、Orela 4500シリーズも発表した。これは、DSPベースのミックスドシグナル・オーディオシステムをターゲットとしており、デジタル補聴器用のオーディオ処理で極めて優れた音響品質を提供する。 　BelaSigna 200シリーズは、無線、産業用、および専用ヘッドフォンをはじめとする、超低消費電力で小型のオーディオ機器など、高性能DSPをベースとしたオーディオシステムをターゲットとしている。 　BelaSigna 200システム用にバンドルされた信号処理アルゴリズムも発表した。Bluetoothステレオ機器によるハイファイステレオ音声の無線受信用のストリーミングオーディオやBluetooth通信用ヘッドフォン内の通信用のアルゴリズムが含まれている。リコンフィギュラブルなDSPをベースとしたToccata Plusシステムは、中位ないし高位の補聴器などをターゲットとしている。 　同社はシミュレーションや、評価、開発、およびアプリケーションツールを各デバイスごとに提供している。この評価・開発キットには、短時間で試作、評価、およびテストを行うためのボードやリアルタイムアルゴリズムをデモするサンプルプログラム、AMIS拡張を備えた統合開発エディタであるUltraEdit、リアルタイムアルゴリズムを開発するためのファームウエアサポート、完全なコンパイルツールチェイン、ローレベルおよびソースレベルのデバッガ、EEPROMマネジャー・レイアウトツール、およびドキュメント類が含まれている。 　このデモ用ボード「Hybrid」を使用すれば、AMIS Orela 4500シリーズハイブリッドを直接、トランスジューサやスイッチ類、トリマーなどの周辺機器に接続して、デジタル補聴器の評価や開発ができる。RF Micro Devices社と共同で開発したヘッドフォン用リファレンスデザインでは、ワイヤレスストリーミングオーディオのエンド・トゥ・エンドのオプションが利用できる。ハードウエアはAMIS BelaSigna 200DSPをベースとした、コーデック内蔵のオーディオシステムを採用している。PCやノートPC、携帯型オーディオプレーヤー、あるいはアナログソースからヘッドフォンへのストリーミングオーディオへの応用が見込まれる。 組み込み機器向けのBlackfinに集中 →Analog Devices社 　16/32ビット組み込みプロセッサBlackfinは、組み込み用のオーディオやビデオ、通信機器の高い計算能力と低い消費電力を狙っている。Blackfinプロセッサファミリは、Analog Devices社がIntel社と共同で開発したMSA（Micro Signal Architecture）をベースとして、32ビットRISC風の命令セットを16ビットデュアルMAC（multiply/accumulate：積和演算）ユニットと組み合せたものである。ダイナミックなパワーマネージメントによってシステムの動作周波数と電圧をアプリケーションによって同時に制御しており、消費電力を低減している。 　VisualDSP++開発およびデバッグ環境、EZ-キットLite評価キット、EZ-Extenderドーターカード、エミュレータで構成される同社のCrosscoreツールは、Blackfinプロセッサの開発をサポートする。VisualDSP++のリリース4.0は、TCP/IPとUSBのサポート、プロセッサ構成/起動コードウィザード、および複数プロジェクト管理機能からなる。 　最近入手可能になったADSP-BF 534/36/37デバイスは、ADSP-BF531/ 32/33プロセッサの機能拡張版である。高性能版であるADSP-BF537はさらに多くの組み込みメモリーを搭載しており、組み込み機器用により高いスループットの要求に応えられる。例えば、ビデオによる監視システムや工業用環境対応の分散制御、ファクトリオートメーションなどの応用に向く。 　ADSP-BF536はリモート監視装置や、VOIP（voice over Internet Protocol）、生体計測などの低コスト通信デバイスをターゲットとしている。ADSP-BF534プロセッサシステムの周辺機器には、統合CAN（controller-area network）2.0Bコントローラや、2線式インターフェースコントローラ、UART およびSPIポート、外部DMA 要求ライン、32ビットタイマー（PWM機能付きもあり）、リアルタイムクロック、ウォッチドッグタイマー、および並列の周辺インターフェースなどがある。ADSP-BF536/537では、さらに統合 IEEE準拠802.3 10/100イーサネットMACや広帯域ネットワーク機能の拡張DMA システムを加えることによって機能を拡張している。 32/64ビットポートでメモリーへのアクセスを高速化 →ARC International社 　ARC 600ファミリは5段パイプライン構造の構成・拡張が可能なコアであり、組み込み型の制御、計算を行なうデジタル信号処理を実現している。ターゲットはバッテリ駆動でコスト重視の家電やネットワーク、自動車用アプリケーションである。このアーキテクチャは、1サイクルで命令およびデータ用に密に結合したメモリーとコンフィギュラブルな命令およびデータキャッシュなどのメモリーをフル活用する。32ビットポートは複数あり、メインメモリーや補助レジスタ、および密に結合したメモリーへ外部メモリーからアクセスできる。このアーキテクチャはBVCIおよびAHB（AMBAハードウエアバス）構成オプションをサポートしている。 　拡張可能なコンフィギュラブルコアであるARC700ファミリは、7段のパイプライン構造となっており、強力な32ビットCPUと高機能のDSPエンジンを統合した構成となっている。画像処理、メディア・コーデック、およびパケット処理など、より高度な処理に対応したコアできる。そのアーキテクチャはLinuxなどの組み込み型OSをサポートしている。また、メモリーオプションもサポートしており、複数の32、64ビットのポートを通して外部メモリーへアクセスできる。ARC 600/700 DSP拡張版には16および32ビットMACおよびコンフィギュラブルなXYメモリーバンクにアクセス可能な飽和算術命令が含まれている。カスタム命令を持つARCDSPlibライブラリにより、共通的なDSP計算を高速化できる。 VLIWのフレームワークをベースに並列性と性能を変える →ARM社 　同社はVLIW（very-long-instruction-word）OptimoDEフレームワークをベースとしている。これは昨年発売されたもので、Adelante Technologies社から技術を導入した。ARM Optimo DE Data Enginesはライセンス可能なIPであり、関連するツール環境や、データパス機能リソースライブラリ、および並列性と性能を変えられる、プリ-コンフィギュアなマイクロアーキテクチャを備えている。スタンドアロンプロセッサとして、またはマイクロプロセッサコア設計の中で、高性能な組み込み型信号処理アプリケーションをターゲットとしたOptimoDEを使用できる。並列処理や、仮想的に無限にあるデータパス構成（いろいろなバス幅を含む）、ユーザー拡張性をサポートし、固定機能または再プログラム可能なデータエンジンにアクセスできる。Optimo DE Data EngineはARMのDSPインターフェース仕様と互換性がある。この仕様では、コア間のインターフェースとして、メールボックスをベースとしたコマンドおよび制御メッセージとバルクデータパスを規定しており、さらにデバッグとトレースのインターフェースとマルチコアデバッグに対するプロトコル、およびプロセッサ間通信のためのソフトウエアAPIを規定している。 　ユーザーによる再プログラムをサポートすることによって、Optimo DEのデザインプロセスではソフトウエアを変更すればData Engineアーキテクチャのままでアルゴリズムを調整することが可能になった。これによって、同様な機能を持つ複数のアルゴリズムが同一のData Engineハードウエアを使用できるようになる。たとえ設計を製造業者に委託した後や量産出荷中でも、OptimoDE Data Engineのプログラムを変更できる。基礎となるハードウエアのアーキテクチャを変えずにコードを再生成して、設計の追加変更や別のアルゴリズムに変えることもできる。 　このツール環境を使用すれば、データパスリソースユニットの種類と数の設定および拡張が可能になる。また、ローカルストレージの容量やトポロジー、配線レベルも構成できる。ARMが提供するCコンパイラとプロファイル解析ツールを使用すると、CまたはC++を用いてOptimoDE Data Engineをプログラムできる。これを使えば、ユーザーはデータエンジンが設計の中に組み込まれた後、統合化プロセスを検証することも可能である。OptimoDEツール環境は、シミュレーションモデルを自動生成する。OptimoDE Data EngineはAMBAに準拠しており、多様なARM System IPで動作する。 高性能VLIW型40ビットDSPとその開発環境 →Atmel社 　VLIWMagic DSPは高性能の40ビット浮動小数点演算DSPで、算術演算を1サイクル当たり10演算を実行でき、1サイクルのFFT＊バタフライ演算も可能である。また、複素数演算およびベクトル型のSIMD（single-instruction-multiple-data）演算を基本的にサポートしている。デュアルプロセッサのDiopsis 740デバイスは、Magic DSPと、1.9MビットRAM内蔵のARM7TDMIマイクロコントローラを搭載している。複素数ドメイン、浮動小数点演算、高精度、組み込み機器への応用をターゲットとしており、プロ品質のオーディオや、ハンズフリー電話用の音声処理、レーダー技術による自動車衝突回避、機械の音響診断、ソフトウエアベースの超音波スキャナなどの応用がある。 　昨年、同社はMADE（multicore-application-development environment）デバッグ機能にいくつか機能を追加した。Diopsisの統合開発環境であるMADEには、ARMおよびMagic DSP対応のCコンパイラとハイレベルのDSPマクロアセンブラ/オプティマイザ、eCos RTOS、Cで呼出し可能なDSP関数ライブラリ、そして統合デバッグ環境がある。これはサイクルが正確なシミュレータつまりDiopsisボードインターフェースを持つ。Cから呼び出し可能なDSPライブラリの数は75から125関数に増加した。ライブラリにはシングルサンプルシーケンスまたは入力データストリームによる多種のFFT、IIR＊、およびFIR＊がある。さらに、ベクトルの二乗根、ベクトルの絶対値、ベクトル型算術と三角関数の演算、そしてマトリックス関数の豊富なセットなどがある。同社はDiopsis DSP用に試験評価ボードとデュアルのDiopsis PCIメザニンカードも出した。 生成ツールキットを使いVLIW DSPを設計する →Cambridge Consultants社 　コンフィギュラブルVLIW APE2 DSPは、適応型データパス信号処理アプリケーションをターゲットとしている。ソフトウエアによるDSP生成ツールキットに基づいてDSPを設計する。APE2は、IC製造コストをできるだけ減らし、性能を改善することによって、無線やオーディオ、測定システムなどの民生機器をターゲットとする。例えば、補聴器用APE2の回路規模は2万ゲート未満、消費電力は50mW未満である。設計には生成ツールキットを使い、VLIW DSPを構成する。まず、APEライブラリとダイナミックなデータパス配線手法を組み合わせてできる処理エレメントを利用する。アルゴリズム設計の出発点は一般にMatlabであり、同じ動作をAPEソフトウエアツールを使ってシミュレーションできる。システムが動作するようになると、ツールキットはVerilogのネットリストの形でAPE2 DSPを作り出す。同時に、信号処理タスクを走行させるためのアセンブリ言語を生成する。 　昨年、APE2処理モジュールの機能を拡張し、数値処理の範囲を三角関数、ベクトル、比、逆数、座標変換、平方根、指数、および対数関数に広げた。各モジュールはMACやALU、radix-4 FFT、シーケンス、I/Oレジスタを補完している。また、メモリーインターフェースモジュールは既に利用可能である。設計に際して、ソフトウエアツールキットのライセンスを購入することでAPE2の技術を使用できるようになる。Cambridge Consultants社はユーザーの設計要件を分析して、ライセンスを使用しているASICに集積するためのAPE2 IPコアを生成する。APE2のライセンス料金は、チップ単位ではない。 マルチメディア応用狙いのアーキテクチャを続々 →Ceva社 　昨年、Ceva社はCeva-Xアーキテクチャの基本構造である、拡張可能なVLIW-SIMD DSPアーキテクチャを発表した。ベースバンド、3Gマルチメディア電話、PDA、デジタルカメラやカムコーダ、DTV および高精細DVDなどのマルチメディアアプリケーションをターゲットとしている。Ceva-Xファミリの最初の製品となるCeva-X1620は、マイクロコントローラと信号処理機能を、幅の変更が可能（16/32ビット）な命令セットとして結合している。Ceva-1620は8個の命令を同時に生成可能で、SIMDの概念を用いることでコードをコンパクトにまとめている。Ceva-XS1100とCeva-XS1200はDSPアーキテクチャを中心として作られた新しいシステムである。ペリフェラル、相互接続部、および外部メモリー、I/O、およびCPUシステムとのインターフェースを搭載している。Ceva-XS　1100とCeva-XS1200はCeva-X1620 DSPを中心として作られた二つのDSPサブシステムである。これらのサブシステムには3-DのDMAコプロセッサが含まれており、マルチメディアアプリケーションに最適である。Ceva-XSにはLevel 2メモリーに対するインターフェース、APBペリフェラル、および64ビットのAHB-Lite親機/子機をベースとするCPUシステムが内蔵されている。 　Ceva社はMobile-Mediaを発表した。これはDSPをベースとしたマルチメディアプラットフォームであり、DSPコア（Ceva-TeakまたはCeva-X）、DSPサブシステム（Xpert-TeakまたはCeva-XS）、および携帯型マルチメディア市場をターゲットとする最適化されたソフトウエアモジュールのセットからなる。16ビット固定小数点、汎用のCeva-Teak DSPコアは複素信号処理用のデュアル-MACアーキテクチャを搭載している。FFTおよびViterbi用のアクセラレータを組み込んでおり、携帯型マルチメディアおよびワイヤレス通信をターゲットとしている。Ceva社はXpert TeakサブシステムをCeva-Teakデュアル-MACDSPコアを中心として構築した。電源制御ユニット、割込みコントローラ、多目的I/O、タイマー、オンチップエミュレーション、TDMポート、およびコード代替ユニットを搭載している。また、ビデオ関連のデータ転送によるマルチメディアアプリケーションをサポートための3-Dエンジンも内蔵している。 　Ceva社の完全にプログラム可能なMobile-Mediaプラットフォームは、ハードワイヤーのアクセラレータを使うことなく、完全なD1解像度を持つ30フレーム/秒のH.264符号化および復号化に対応している。H.264のコーデック以外に、MPEG4、H.263、JPEG、AACコーデックを搭載している。MP3、WMA、AAC＋、及びAMRなど他のオーディオコーデックはオプションである。同社はCeva-TeakLite- IIも発表した。同社のCeva-TeakLiteの機能強化版であり、2G/2.5Gのハンドセットおよび光ディスクのアプリケーションをターゲットとしている。アーキテクチャの改良点としてメモリー空間の増大およびシステムの集積度向上が挙げられる。 ビデオ応用に特化したチップ、開発環境 →ChipWrights社 　ファブレスの半導体メーカーであるChipWrights社は、ビデオ処理用製品を販売している。これらの製品には、リアルな画像を再生する技術を搭載しており、モバイルパーソナルエンターテインメント製品、デジタルビデオ/デジタルスチル“dualcams”、およびセキュリティカメラやデジタルテレビなど需要の大きいビデオアプリケーションに向けている。新しいChipWrights CW5521SIMDプロセッサはRISCプロセッサ、16/32ビットのデータパスを持つ並列処理プロセッサ、強化されたビデオセンサ機能、USB、オーディオコーデック、コンパクトフラッシュ、およびセキュリティが強化されたデジタルカードインターフェースを搭載している。 　ChipWrights社の開発環境にはMetrowerks CodeWarrior統合開発環境として統一したソフトウエアと開発キットがあり、コンパイラ、シミュレータ、プロファイラ、リンカ、およびデバッガが含まれている。リファレンスアプリケーション専用ライブラリには、画像処理、ビデオおよびオーディオコーデック、ChipWrightsのBIOS、および開発用ボードが含まれている。 オーディオ機能を強化したライブラリ群 →Cirrus Logic社 　Cirrus Logic社の32ビットのCS4961　XXファミリは、デュアルMAC、デュアルのメモリー移動（memory move）、デュアルの指数レジスタ更新機能、およびlog/exp演算のアシスト機能を備えている。バタフライFFT、FIR、およびIIRは、イーサネットを用いて非圧縮オーディオデータを送る技術「Cobra　Net」に最適化されている。Cirrus Logic社はTHX Ultra2、DTS ES96/　24、 Dolby Surround Pro Logic IIx、および容易なカスタマイズを可能にするモジュラープログラミング環境を含むオーディオアルゴリズムライブラリをサポートしている。Cirrus Logic社はCS495XXとCS494XX DSPsを用いた自動スピーカセットと部屋の等化を行うソフトウエア「Intelligent Room Calibration」を発表した。現在最高水準のデコーダ、仮想器、サラウンドシミュレータ、およびオーディオ強化アルゴリズムが搭載されている。Cirrus Logic社のDSPA/Vのリファレンスデザインには、ファームウエア機能差別化のためのライブラリも含まれている。 デジタルビデオ応用のクワッド演算器を複数集積 →Cradle Technologies社 　32ビットCTファミリは、プログラマブルDSPである。PCをベースとした組み込み型DVR、IPストリーマ、およびデジタルビデオカメラのようなビデオ監視に焦点をおいたメディア処理アプリケーションをターゲットとしている。他に、映像や放送などにも向けている。昨年、同社はCT3608、CT 3612、およびCT3616からなるCT3600マルチプロセッサファミリを発表した。これらのデバイスは、プロセッサコア、ローカルデータと命令用メモリー、および分離されたアドレスとデータバスで構成されるクワッド構成の演算器2個からなる。ファミリの最上位品種であるCT3616内の各クワッド演算器は、8個のシングルイシューパイプラインDSPコアと4個のシンプルなRISCタイプの汎用プロセッサからなる。3層からなるメモリー階層によって、その性能の予測性と拡張性を向上させている。各クワッド演算器には128Kバイトの共有データメモリーと32Kバイトの命令キャッシュが含まれており、これらを4個の汎用プロセッサが共有している。各DSPはそれぞれがローカル命令メモリー、およびデータレジスタファイルを持っている。そのためそれぞれのDSPが自律的に動作可能である。このファミリはプログラマブル8ビットのピングループ18組からなるI/Oサブシステムを搭載しており、それらはビデオ（CCIR601/　656）、オーディオ（PCM）、10/100イーサネット、およびIDEとのインターフェースをサポートしている。このファミリはDDR-SDRAMインターフェースも内蔵している。 　CT3600ファミリはCT3400と同じマルチプロセッサDSPアーキテクチャを使用しているが、1.5倍の速度でプログラムが実行され、2倍の計算エレメントを持つことが可能である。電力消費は1W〜5Wで、デバイスの大きさ、アプリケーション、および動作周波数で決まる。DSPの命令セットは特別なビデオおよび映像命令をサポートしている。SAD（sum-of-absolute-difference）命令は動作推定（motion estimation）の処理を加速し、PIMAC（packed-integer-multiply-accumulate）命令は1サイクルで16個の8ビットMACを実行することができる。 75MHzの高性能で軍事用のDSP →DSP Architectures社 　今年、汎用信号プロセッサMILDSP24 およびMILtMMU24の軍事用途版を発売した。使用可能温度が拡張および75MHz動作のサポートが実現されており、民生用である65MHz動作DSP24よりもハイスペックとなっている。同社は顧客にカスタマイズされた設計を実現できる民生用（DSP24）、軍事用（MILDSP24）、および耐放射用（RHDSP24）チップを提供するプログラムを導入した。 　高性能DSP24ベクトルプロセッサチップおよびその周辺IPコアは、周波数領域で信号と映像の処理を行なう。大きなデータアレイに対する操作を実行するようなアプリケーションをターゲットとしている。パスベースのプロセッサであり、1回の完結パスでそれぞれの機能が実現できる。各実行コードはデータの複数ペアに対して繰り返す所望の操作に対する基本フローを定めており、1パスでの完結を実現している。FFTのような標準的なアレイ処理アプリケーションに対して、デバイスは機能コード（例：BFLY32）を設定している。その後、全データアレイをDSP　24にクロック入力して、この機能コードを適用する。DSP24機能を実行するとき遅延が発生するが、MMU24によって自動的に補償される。パイプライン化されたシストリック（systolic）構造により、複数のDSP24をカスケード使用することが可能となり、性能の増強と、より大きい基数（radices）の使用が実現できる。この構造によって、強化された読取り専用FFT、2倍長FFT、デュアルFFT、および遅延を小さくするためのスタックFFTをサポートする無制限のアレイサイズに対する高速操作が可能となる。 映像、画像処理から画面内機能まで幅広いビデオ応用 →Equator社 　ビデオ専用のプロセッサであるMAPシリーズはMAP-CA、BSP-15、および BSP-16プロセッサからなり、デジタル映像処理、通信、およびメディアアプリケーションの中心機能をソフトウエアとして実行する。BSP-16デバイスは同社のBSP（Broadband Signal Processor）ファミリの新製品である。Data Streamer DMA エンジン、ボード搭載のIDEコントローラ、およびイーサネットMACが含まれており、すべて500 MHzで動作する。VLIW BSP-16CPUはビデオおよび信号処理に特化した数値演算および多次元マトリックス演算を実行する。ビデオおよび画像処理アルゴリズム、オペレーティングシステム、ネットワークスタック、ミドルウエア、Java用仮想マシン、およびインターネットブラウザの動作が可能である。 　ソフトウエア開発ツールキットiM MediaToolsはANSI C/C++コンパイラを搭載したVLIWツールチェーン、PIP（picture in picture）のような最新ビデオ機能を実装するドライバ、Linuxのネイティブサポート、Windows CEドライバを内蔵している。ほかに、C/C++による最適化されたオーディオおよびビデオのサポート、トリックプレイ、PIPウィンドウ、およびグラフィックオーバレイをサポートするマルチフォーマットのメディアプレーヤーインフラ、GDBソースレベルデバッギングも搭載している。 　昨年、同社はコストを削減したリファレンスデザインを発表した。StarfishとBabelfishのセットトップボックスのリファレンスデザインを内蔵している。また、Windows Media Advance Profile、H.264、RealVideoおよびaacPlusを含むためにオーディオおよびビデオコーデックに対するプラットフォームのサポートを拡大した。このプラットフォームは、また、Windows Media DRMなどの追加された条件アクセスとDRM （digital-rights-management）機能に対するサポートを含んでいる。Equatorのハードウエアリファレンスプラットフォームは、また、IPTV（Internet Protocol television）、デジタルホームおよび民生用電子製品、安全/監視、およびビデオ会議をターゲットとしたリファレンスデザインを含む。 通信用から工業、民生用まで充実のファミリ群 →Freescale社 　今年、StarCore技術をベースとしたDSPのMSC71xxファミリを発表した。DDR-SDRAMコントローラを搭載している。このファミリは企業向けVOIP、IP PBX（private-branch-exchange）、および少数または多数T1/E1増設の4〜100チャネルのネットワークエッジおよびアクセスアプリケーションをターゲットとした製品である。ファミリはペリフェラルセットが異なる製品からなり、MSC7116とMSC7113はイーサネット専用装置の開発者をターゲットとしている。MSC711xファミリはFreescale社のStarCore 技術をベースとしたMSC81xxファミリとピン互換であり、同じ命令セットおよび2進ソフトウエア互換性を実現している。また、イーサネット、DMA、およびTDM用通信ペリフェラルも搭載している。 　MSC81xxファミリは高性能のシングルコアおよびマルチコアのデジタル信号プロセッサを内蔵している。シングルコアデバイスのMSC8101およびMSC8103、マルチコアデバイスのMSC 8102、MSC8122,、MSC8126は、すべてソフトウエア互換である。どちらのラインナップも、パケット電話、メディアゲートウェイ、マルチチャネルモデムバンク、および第3世代無線システムなど計算専用インフラDSPアプリケーションをターゲットとしている。最新の製品となるMSC8122およびMSC 8126は、300、400、および500MHzで動作可能な90nmプロセス製品である。MSC8122およびMSC8126は500MHzで8000個のMMACS相当の処理が可能であり、2GHzと同等の効率を示す。 　同社はDSP563xxファミリの一つであるDSP56321の、275MHz動作版の追加も発表した。DSP563xxファミリは、内蔵のフィルタコプロセッサを使用して550MMACSを実行する製品で、旧機種と同じく−40〜＋105℃において動作可能である。Freescale社の24ビット浮動小数点アーキテクチャのDSP563プロセッサファミリは無線および有線のインフラおよび通信装置、さらにパケット電話、プロ用オーディオ、科学試験と測定、工業制御、および健康管理関連の医療装置などをターゲットとしている。このファミリにはDSP56321、DSP56311、DSP56L307、DSP56309、DSP56303およびDSP56301がある。 　Freescale社は、また、低コスト化が求められる工業用および民生用のアプリケーション向けとして56F8100シリーズを発表した。ベースとなったのはハイブリッドデジタル信号コントローラコアの56800Eであり、シングルコアで埋め込み型マイクロコントローラの制御機能を備えたDSPの命令セットを搭載している。56800ファミリは、伝統的に16ビットのマイクロコントローラを使うだけでなく、DSP機能も使う、POSおよび音声認識、デジタル電話応答デバイス、モーター制御システム、音声、オーディオ、またはデータ処理用などのアプリケーションをターゲットとする。 　Freescale社の子会社であるMetrowerks社のCodeWarriorツールは、SmartDSPオペレーティングシステム、およびCode Testソフトウエア解析ツールを含み、これらのプロセッサファミリに向けた開発サポートとして提供されている。Freescale社のスマートパケット電話用ハードウエアのリファレンスデザインは、音声、ファックス、またはモデムデータサービスに対応したあらゆる規模のメディアゲートウェイ装置を対象としている。システムの設計者はこの評価プラットフォームを用いてDSPの音声圧縮およびエコーキャンセル能力を評価できる。Trinity Convergenceは、VeriCallソフトウエアの基本構造を提供している。これによって、Freescale社のDSPファミリであるMSC711xおよびMSC81xx、統合通信プロセッサファミリのPower　Quicc、PowerPC ホストプロセッサ、およびC-3/C-5ネットワークプロセッサをベースとしたVOIP設計に向けた、柔軟でオープンなアーキテクチャが実現可能である。 ネットワークプロセッサとして高速通信をサポート →Hyperstone社 　HyNet32SはネットワークプロセッサHyNet32XSの規模削減版であり、同じくE1-32XSR RISC/DSPコアを搭載しているほかPCIバス機能が追加されている。同社はE1-32XSRを中心としてHyNetシリーズのネットワークプロセッサを構成しており、さらに高速通信（イーサネット、リアルタイムイーサネット、シリアル通信、ATM）をサポートする完全なペリフェラル、内蔵RAM、ビデオインターフェース、PCIサポート、DMAなどの追加も行なっている。これらのプロセッサは高速信号処理を必要とするアプリケーション、リアルタイムイーサネットを含む通信などをターゲットとしている。 　E1-16XSR/32XSR RISC/DSPプロセッサは、高性能DSPと組み合わせた高速度マイクロプロセッサを必要とするアプリケーションに向けたシームレスの統合RISC/DSP機能を提供している。これらのプロセッサは、レジスタを共用したパイプライン構造においてデュアル実行ユニット（RISC/DSP）を搭載している。開発者はRISCとDSP専用のプログラムをトランスペアレントに混在させることができる。デバイスは高度な並列性でRISC/ DSP命令を実行し、高いスループットを得ることができる。ターゲットとするアプリケーションは主に電話関係、ビデオ、デジタルカメラ、汎用信号処理などである。 　同社はハードウエアおよびソフトウエア開発ツールを提供している。リアルタイムカーネル、Cコンパイラ、アセンブラ、リンカ、EPROMフォーマッタ、ソースレベルデバッガ、ハードウエアターゲットボードなどである。また、Hynet　OSの完全機能型のオペレーティングシステムも入手可能であり、これには、リアルタイムイーサネット、ファイルシステム、およびメモリーマネージメントなどのコミュニケーションプロトコルスタックが含まれている。また、Ethernet Power Linkのようなリアルタイムイーサネットの開発に使う特定アプリケーションハードウエアをターゲットとするボードも提供している。 通信・ネットワーク向けコアとライセンシングに注力 →LSI Logic社 　LSI Logic社のZSP製品部門は信号処理コアと製品のライセンサである。同社は、少量生産品や試作品に向けた標準製品も提供している。ZSPプロセッサのアーキテクチャは3G携帯電話機、マルチメディア、およびネットワークにおける音声処理製品をターゲットとしている。ZSP製品を利用する設計者は、ソフトウエアツール、EDAモデル化サポート、およびアプリケーションソフトウエアのポートフォリオを利用することによって、その能力を活用できる。前年までに、ZSP製品部門はシグナルプロセッサファミリを、ZSP540のライセンスコア、4米ドル以下（大量使用の場合）のLSI403LC標準製品、および現在入手可能なVOIPアプリケーション用のバンドルシリコン/ソフトウエアZVoice-729パッケージまで拡大した。 　高性能、高い電源効率、4個のMAC、6個のALU搭載のZSP540 DSPコアによって、0.13μmプロセスで1.2GMACSを実現している。ZSP54コアには、2.5G/　3Gのベースバンド処理、マルチメディア無線/モバイルデバイス、WLAN、およびVOIPアプリケーションをターゲットとするアプリケーションのアクセラレーション用にZ.Turbo技術を採用している。LSI403 LCDSPは低消費電力が求められるコスト重視のアプリケーションをターゲットとしており、汎用のマイクロプロセッサに対して直接接続可能なインターフェースを実現している。搭載メモリーは大容量で、外部メモリーは不要である。ZSPneoはZSPシリーズの新製品である。8および16ビットのマイコンでは不十分だが、32ビットのマイコンではコストやオーバヘッドが問題となるような、コスト重視のアプリケーションをターゲットとしている。ZSPneoは、1または2チャネルのVOIP、オーディオプレーヤー、スピーカフォン、無線アプリケーションプロセッサ、玩具、およびサーボと車両制御もターゲットとしている。 　同社のDSE（DSP Solutions Engineering）チームはDSPシステムの技術者からなる世界的なネットワークであり、ユーザーに対するコンサルタント、教育、アプリケーションノート、掲示板、および知識ベースのFAQデータベースへなどのサービスを提供している。DSEはZSP製品を利用する設計者と共同で、ボード、RTL、およびSystemCの形でリファレンスデザインやサンプルシステム開発している。 マイクロコントローラ主体のアーキテクチャが特徴 →Microchip社 　今年、dsPIC30F DSC（digital-signal-controller）ファミリ15製品の生産を開始した。センサーデバイス2製品は6×6mmと小さいQFNのパッケージオプションを持っており、使用スペースが制限されたアプリケーションをターゲットとする。9種の汎用デバイスで、フラッシュプログラムメモリーサイズは24〜144Kバイトまでサポートされている。4種のモーター制御/電源変換デバイスはPWMとADCを搭載している。同社はアプリケーションライブラリも発表した。このライブラリは、ノイズ抑圧、エコーキャンセル、音声認識、および設計者が5米ドルのライセンス費用で評価できる暗号化などからなる。 　改良された16ビットのハーバードマシンであるdsPIC30F DSCは、マイクロコントローラの利点である制御性と、シングル命令ストリームアーキテクチャDSPを1チップ上に完全実装したことによる高速性とを兼ね備えている。すべてのdsPIC30F DSCはフラッシュメモリーに記憶されたプログラムを実行する。また、使用が容易なマイクロコントローラアーキテクチャと設計環境が用意されている。同製品はフラッシュメモリーやEEPROM、ソフトウエアスタック、強力な割込み構造、ミックスドシグナル回路、少ない端子数オプション、およびリアルタイムエミュレーションなどを搭載している。また、デュアルオペランドフェッチ、バレルシフタ、ゼロオーバヘッドループ、およびシングルサイクルの2つの40ビットアキュームレータを持つ16×16ビットのMACを備える。 　dsPIC30FのツールはMicrochip社のMplab統合開発環境とシームレスに動作する。この統合開発環境は無料のツール群である。Mplab ASM30 アセンブラとdsPICFのコードの記述やテストが可能なMplab SIMソフトウエアシミュレータなどが含まれている。dsPIC 30F Visual Device Initializerも入手可能である。NplabC30 Cコンパイラの完全機能型の60日デモ版はダウンロードして利用できる。ハードウエアツールには、ICE4000エミュレータ、IDC2インサーキットデバッガ、およびインサーキットシリアルプログラミングでサポートされるプログラマが含まれている。また、サードパーティはdsPIC 30Fをカバーするような埋め込み型クロスコンパイラのラインナップを拡充した。 無線機器をターゲット、チップレート処理機能を搭載 →Morpho Technologies社 　最適化されたrDSP IPコアであるMS1-16は、マルチモードの無線基地局や、3G携帯電話機といった高性能の無線インフラ、電源が最適化された携帯機器の回路をターゲットとしている。コアは無線通信標準のベースバンド処理条件に準拠している。M-rDSPアーキテクチャはソフトウエアプログラマブル電源、32ビットRISCプロセッサ（mRISC）、および8〜64セルのリコンフィギュラブルなセルアレイを組み合わせている。リコンフィギュラブルなセルはALU、MAC、複数のロジックユニット、無線アプリケーションに使用可能な専用の機能ユニットなどを含んでいる。これらセルアレイはアプリケーションに特化した命令セットから別のセットに1クロックサイクルで切り替えられる。3G携帯電話機のチップレート処理のために、セルは専用の機能ユニットとして複素相関ユニットを含んでいる。 　また、さまざまな通信アルゴリズムをベースに最適化したソフトウエアカーネルライブラリをM-rDSPコアにマッピングして、通信プロトコルと各種標準のデモが可能なリファレンスソフトウエアのアプリケーションも提供している。また、完全に合成可能なコア、M-rDSPコアのC++サイクル呼出し可能シミュレーションモデル、“C”コンパイラ、シミュレータ（ビット基準/サイクル基準）、最適化したカーネル、デバッグツール、および詳細な説明書も入手可能である。ハードウエア開発ツールシステムと、今日の市場において最も普及しているツールに従う独自仕様のソフトウエアツールチェーンをベースとしたツールも提供している。 STB、PVR、テレビ電話など複合マルチメディア機器を狙う →Philips Semiconductors社 　PNX1700はメディアプロセッサの最も新しいNexperiaファミリの一つで、IPセットトップボックス、デジタルメディアアダプタ、PVR（personal video recorder）、テレビ電話、テレビなど、複合マルチメディア製品をターゲットとしている。高精細ビデオ性能に加えてPNX1700複合メディアプロセッサは前世代の2倍の性能を持ち、ハードウエアとソフトウエアの互換性を維持している。それは、500MHz、32ビット、TFT＊LCDコントローラを備えた超パイプライン型TriMediaCPUコア、イーサネット 10/100 MAC、および映像のスケーリング、先進のデインタレーシング、および2次元グラフィックスの加速処理のためのマルチメディアと浮動小数点命令を備えている。周波数の動的制御が可能で、アプリケーションに応じて消費電力を調整できる。 　Nexperia PNX5220セルラーマルチメディアベースバンドは、デュアルの16ビットDSPコアAdelante RD16024と1個のARMサブシステムを備え、多機能なモバイル送受信機のアプリケーション向けで、GSM、GPRS、EDGE用の4バンド（850MHz、900MHz、1800MHz、1900MHz）の動作や、UMTS用のデュアルバンドの動作をサポートする。1個のDSPコアは通信モデムを扱い、もう1つのコアは高等なオーディオ機能を実行する。オーディオ処理のサポートには64音声ステレオポリフォニー、エンハンストAAC+コーデック、MP3デコード、広帯域音声処理が含まれる。ベースバンド処理のサポートとしては、フルソフトウエアのEDGE受信器、クラス123とSAIC（single-antenna interference cancellation）が搭載されている。また、アプリケーション処理のためのアクセラレータを備えた208MHz ARM926サブシステムを使用している。 　ベースバンド処理に対するPNX5220のメモリーアーキテクチャは、NANDフラッシュ、SDRAM、cellular RAM、さらにバーストモード/ページモードメモリーをサポートするための複数パラレルバスを使用している。ARM9プロセッサコアは低速の外部ペリフェラルを高速の外部メモリーから分離して、チップ上もしくは外部メモリーとのやりとりを最適化するために多層AHB構造を用いる。PNX5220はJavaアクセラレータを内蔵している。バスマスターとして独立した処理ユニットをしようしており、機能ユニットによるバランス型ネットワークを実現している。また、ビデオをCIF解像度で30フレーム/秒で駆動し、GPSおよびその他のWLANやBluetoothなどと接続できる。USB OTG（on the go）および高速IrDAなどの標準モバイル接続を経由して電話を接続することも可能である。 　同社のAdelante DSP技術には、16ビットのRD1602x DSP コアファミリとユーザーによる定義が可能なVLIWアーキテクチャを備えた24ビットRD2412x DSP コアファミリが含まれる。RD16024は最新の16ビットプログラマブルDSPコアである。24ビットのAdelante RD24121 DSP コアは56ビットのアキュムレータサイズを持ち、広いダイナミックレンジを必要とするオーディオアプリケーションに適した命令セットアーキテクチャを備えている。このアーキテクチャでは性能と動作電圧をトレードオフすることで低消費電力動作が可能である。RD24121にはCコンパイラに便利な直交レジスタファイルを備えた8段のパイプラインを含む。 　マルチコアSOCアーキテクチャに対するAdekanteのソフトウエア開発ツールキットには、コンパイラ、アセンブラ、リンカ、シミュレータ、エミュレータ、およびプロファイラといった基礎となるツールコンポーネントにアクセス可能なグラフィカルフロントエンドが含まれている。また、FFT、FIRおよび幾何学関数のようなDSP関連の関数セットを備えた標準のDSPファームウエアを提供する。PhilipsはDSPコアとサブシステムのFPGAマッピングを可能としている。 特定用途向けデュアルコアDSPプロセッサを拡充 →RC Module社 　NeuroMatrixコアをベースとした、特定用途向けデュアルコアDSPプロセッサファミリであるNeuroMatrix NM 6403を販売している。ビデオイメージ処理、無線ナビゲーション、レーダー応用での使用をターゲットとしている。オペランド幅は1〜64ビットに設定可能のため、拡張性が高い。この柔軟性によって、設計者は精度と性能をトレードオフすることができる。NM6403プロセッサには、1〜64ビットのベクトルコプロセッサが含まれている。32/64ビットのRISCプロセッサ可変長ビットのベクトル操作が可能。 　2005年に、NeuroMatrix NM6403 RISC/DSPプロセッサ用のソフトウエア開発キットNM-SDKのバージョン2.0を発表した。最適化されたC++コンパイラ（ISO/IEC 14882:1998規格）、リアルタイムDSP、そしてビデオイメージ処理ライブラリが含まれている。そのコンパイラはテンプレートを含むC++標準に準拠しており、プログラム実行速度を速め、コードサイズを小さくできる最適化のアルゴリズムを使用している。アセンブリ言語は直感的な構文を持ち、高級言語に近いため、開発と算術計算が集中するリアルタイムアルゴリズムのソースコードを簡単に理解できるようになっている。 　MC2301 PCIデジタル信号メモリーの評価ボードは、高周波アナログ信号や、複素高周波アナログ信号の生成、DSPソフトウエア/ハードウエアの試作品開発に向ける。MC2301は、1個の1879BM3 DSM SOC、 64Mバイトの SDRAM バンク、アナログ入力、出力バッファ、PCIとホスト間のインターフェースを持つ。共有メモリーの読取りと書込みはデジタル信号メモリーチップとPCIバスの両方からアクセス可能である。この他、プログラマブル128ビットのチップ搭載コントローラ、DSPコア、2Mビットのチップ搭載SRAM、2個の600Mサンプル/秒の6ビットADC入力、2個の600Mサンプル/秒の8ビットDAC出力、64MバイトのオンボードSDRAMを搭載している。 音声認識・合成・圧縮などサウンド処理に特化 →Sensory社 　Sensory社のRSCファミリは、認識、音声合成、汎用製品制御を実行する製品である。RSC製品ラインは、16ビットA-Dコンバータ、10ビットD-Aコンバータ、相補型PWM出力アンプ、128 Kバイトのチップ搭載ROM、4Kバイトのチップ搭載RAM、コンパレータ、タイマー、汎用I/Oを含む。RSC-4xは、マイクロフォン用プリアンプ、2個のDMAユニット、ベクトル加速器、ハードウエア乗算器、タイマー、および4.8KバイトのRAMなどの機能をチップに搭載して提供する。バッテリ、スピーカ、マイクロフォン、いくつかの抵抗とコンデンサを追加することでほぼ完全なシステムを作れる。多数のROMオプションも用意されている。 　2004年度に、FluentChipファームウエアを発表した。精度が向上しており、より多くのボキャブラリに対応している。音声圧縮、トリガーワードの検出と排除、ノイズ耐性もそれぞれ強化されており、また、声による人物認証の性能も高くなった。音楽用には多岐にわたる楽器の音を実現できる。RSC製品ラインは、音声認識、人物認証、再生用の音声圧縮（高品質の2400 bps圧縮）、および低コストな音楽データの合成をサポートしている。 　RSCプログラミングおよびデバッグツールにはPhytonマクロアセンブラ、Cコンパイラ、およびインサーキットエミュレータを含み、すべてを統合した開発環境の下で動作する。ハードウエアのデモと評価のためのボードは試験用と試作用に用意されている。スピーチツールには、非特定話者の認識セット開発ツールであるSensoryの Quick T2SIと、音声ファイル再生用のスピーチ圧縮のQuickSynthesisが含まれている。 プロセッサアーキテクチャを合成できるIPコア →StarCore社 　プロセッサアーキテクチャを完全に合成できるコア、およびサブシステムとしてOEMや半導体の供給元に開発やライセンスを行っている。Star Coreサブシステムは通信、無線、マルチメディアアプリケーションにわたる拡張性を提供する。その中にはメモリーコントローラや、割込みコントローラ、開発時間を削減するためのアクセラレータインターフェースなど完全なサブシステムIPブロックのセットがある。完全に合成可能な設計となっており、マーケットと製品需要の変化に柔軟に対応できる。 　SC1000の命令セット拡大も行なった。コード密度の改善やビデオ処理命令の内蔵および、スマートフォン、デジタルスチルカメラ、デジタルカムコーダなどのモバイルマルチメディアアプリケーション用としてRTOSサポートを強化するためだ。また、SC2000ファミリを提供する。これはSC1000シリーズの製品と完全バイナリ互換であり、ビデオおよび携帯用マルチメディアをターゲットとする。MACを2個備えるSC2200とMACを4個備えるSC2400の特徴として、専用のビデオ処理命令、RTOSの増強、改良されたコード密度、および改良された電力消費がある。SC2400のプロセッサファミリはSC1400のプロセッサファミリに対してマルチメディア性能を60％改良して提供する。 　SC2200とSC2400のプロセッサコアは合成可能なVerilog RTL内で使用することができる。SP2201およびSP2401サブシステムは組み込み型のアプリケーションをサポートしており、オンチップエミュレーションによる強力なマルチメディア性能、メモリーインターフェース、DMAインターフェース、AHB準拠のシステムバスインターフェース、クロック制御ユニット、そして割込み制御ユニットを実現している。SP2202およびSP2402サブシステムは最新のアプリケーションをサポートし、SP2210とSP2401サブシステムのすべての機能、プラスデータ、プログラムキャッシュコントローラ、メモリー保護ユニット、アプリケーション専用のアクセラレータを接続するためのインターフェースも搭載している。 携帯電話のインフラ応用向けクワッドMAC搭載DSPコア →STMicroelectronics社 　新製品ST140quad-MAC DSPコアでは、ST100アーキテクチャのST122デュアルMACの機能を拡張した。携帯電話システムのインフラアプリケーションに向ける。ST140 DSPはソフトIPまたはハードマクロとして利用可能であり、Viterbi専用の命令およびユーザー定義の処理が実行可能である。ST Microelectronics社はさまざまなテクノロジにマッピング可能なコアを提供しており、それをインターフェース、ペリフェラル、およびメモリーIPのフルセットで提供している。このアーキテクチャではソフトウエア資産をそのまま使用することができ、Cソースコードから直接得られるハイレベルの並列処理の利点を生かすC ST100コンパイラ技術を活用できる。 　開発環境は、マルチコア設計を含むST140ベースのアプリケーションに対し、モデリング、プロファイリング、最適化、および用のデバッグ機能をサポートする。STMicroelectronics社の技術サポートチームはネット上でトレーニングを実施しており、個々のユーザーに対して専属サポートを提供している。 拡張・合成可能なコンフィギュラブルコア →Tensilica社 　Xtensa LXは、コンフィギュラブルで、拡張可能かつ合成可能なプロセッサコアである。Tensilicaプロセッサ生成ツールを使って、ターゲットに適したタスクを実現できる。あらかじめ任意のプロセッサ属性を選択しておき、TIE（Tensilica Instruction Extensions）を使用することで、カスタムロジック設計に等価な性能、データパス、および電源特性を提供することができる実行データパス、I/Oポート、およびレジスタのVerilog記述を追加できる。2004年にはXPRESコンパイラを発売した。C/C++コードを解析してTIE命令を自動的に提示して生成し、アプリケーションに最適なプロセッサを設計できる。 　Xtensa LX プロセッサコアはVectra DSPエンジンを備え、広いデータ幅と典型的なDSPタスクをサポートする。このシステムは、ロード/ストア操作をバイパスするためにプロセッサ実行ユニットに対して直接接続するポートおよび待ち行列（queue）メカニズムによってRTLに等価なI/Oを提供する。Vectra LX DSPエンジンはFlixアーキテクチャの利点を生かして、ALU、MAC、およびロード/ストア操作に対する3イシュー（issue）スロットを含む64ビットの命令語を用いる。Tensilica社はウェブベースの設計サポートとFPGAベースの開発ボードを提供している。Vectra LX DSPエンジンをコンサルタントベースでカスタム化することができる。 クロック1GHzのビデオ応用、DSP圧縮も可 →Texas Instruments社 　90nmプロセスを採用したDSPであるMS320C6414T、C6415TおよびC6416Tはクロック周波数が1GHzと高い。オーディオ、ビデオ、映像アプリケーションなどをターゲットとしている。DSPベースのデジタルメディアプロセッサTMS320DM642の720MHz動作版も新しくラインナップに加わった。民生用電子製品およびセットトップボックスをターゲットとしている。DM642はMicrosoft社のMVHD（windows media video high-definition）による解像度720ピクセルのビデオストリームに対応し、最新メディア規格H.264のビデオ・コーディングにも準拠している。TMS320R2811およびR2812デジタル信号コントローラは工業用、自動車、センサー、流量計測、および電子計測アプリケーションに向けた製品である。20KワードのSRAMを内蔵しており、SPIポート経由でメモリーを外部に無限に追加できる。これらの製品には、高速マルチチャネルの12ビットA-Dコンバータが内蔵されており、高精度電子計測および流量メータのようなアプリケーション特有の入出力に対する制約にも素早く対応できる。 　TMS320C6000 DSPプラットフォームはTMS-320C64x、TMS320DM64x、MS320C62xなどからなり、浮動小数点処理を行なうTMS320C67xと同じ形で固定小数点処理を行なう。高性能DSPのC64x型は広帯域およびビデオインフラ、およびビデオ・映像アプリケーションをターゲットとする。プログラマブルDSPベースのメディアプロセッサのDM64xはストリーミングおよびマルチメディアアプリケーションをターゲットとする。また、C62x固定小数点型ファミリは多チャネル、多機能のアプリケーションを対象としている。浮動小数点型DSPのC67xは家庭用オーディオ、工業用オートメーション、音声認識、ハイエンドの画像および映像処理に利用される。 　TMS320C5000 DSP プラットフォームは固定小数点処理を行なうTMS320C54xとTMS320C55xから構成される。C54x型は性能およびペリフェラルオプション、さらに低電力動作の範囲をカバーする17種のコード互換デバイスからなる。TMS320C55x型には電源効率が高いDSPが含まれている。TMS320C55xxシリーズに新たに加わったTMS320C5503、TMS320C5507、TMS320C5509Aの3製品はポータブルメディア向けに豊富なペリフェラルを搭載した。スタンバイ電力は0.12mWでコア・メモリーの動作電力は108MHz動作時で58mWと低い。TMS320C5405は16ビットの固定小数点処理DSPで、パッケージの外形寸法は7mm×7mmと小さい。低消費および低コストを重視するシステムを狙う。 　また、eXpressDSPツールに含む形で低消費設計用ツールC5000を発売した。消費電力を設定・確認できるツールが含まれており、消費電力を確認しながら設計できる。DSP/BIOSの中には、低消費電力を自動で実現するための電源マネージメントルーチンがある。また、電源スケーリングライブラリは動作時のコア周波数と電圧をダイナミックに制御することによって電源のスケーリングを実現する。また、National Instruments社のアプリケーション電源測定ツールを内蔵しており、視覚的にシステムの電力を測定して、解析しながら設計できる。 　TMS320C2000シリーズはDSPコアをベースにモーター制御に必要な周辺回路を1つのチップに集積させた。TMS320C28x型は32ビット制御用のDSPで、最大128Kワードのフラッシュメモリーを搭載している。リアルタイムの制御アルゴリズムを150MIPSで実行することができる。センサーレス速度制御、ランダムPWM、といったアプリケーションに向ける。TMS320C24x型は20〜40MIPSの処理性能を持つ。量産の民生品のように、コスト重視で省スペース化が求められるアプリケーションをターゲットとする。 プログラム可能な2個のSIMD乗算器をサポート →3DSP社 　ソフトIPコア、固定小数点のDSPファミリ、バスコントローラ、ペリフェラル、およびマイクロプロセッサインターフェースは、拡張可能な32ビットSuper　SIMDアーキテクチャを採用している。コアはマルチプロセッサシステム、プログラムキャッシュまたはダイレクトマップのプログラムメモリー、優先順位付の割込み、およびJTAGのみによるデバッグインターフェースなどをサポートする。コアは2個のSIMD乗算オプションをサポートする。1つはデュアルの24×16ビット乗算器であり、2つの24×16ビット乗算、4つの16×16ビット乗算、または8つの8×16ビット乗算をシングルサイクルで実行できる。もう1つはデュアルの32×32ビット乗算器である。24×16ビット乗算と32×32ビット乗算をシングルサイクルで実行できる。 　プログラマブルの5段パイプライン型DSPのSP-3コアはMP3プレーヤー、家庭用オーディオ（AAC、AC3）、GSMフォン、GPSおよびCPE（customer-premises-equipment）VOP（voice-over-packet）-処理応用をターゲットとする。プログラマブル、スーパースケーラ、デュアルイシュー（issue）、5段パイプライン型のSP-5コアは3G携帯電話、VOIPゲートウェイ、xDSL、MPEG　2、MPEG4、およびワイヤレスLAN応用を対象としている。プログラマブル、デュアルモード、9段パイプライン型のSP-20/UniPHY DSP-IPコアはワイヤレスによるマルチメディアをターゲットとする。“ソフトデータパス”技術およびプログラム性によって、物理層基準の変更を容易とする“softPHY”の実装を可能にする。 512個のDSPスライスを搭載、高性能通信機器を狙う →Xilinx社 　FPGAであるVirtex-4ファミリは512個のXtremeDSPスライスを使用し、最高256GMACSまでの性能を実現する。デジタル無線、狭帯域のベースバンドカード、スペクトル拡散、マルチキャリア通信システム、及び高性能のビデオ・イメージ処理システムなどの大容量で高速な演算を必要とするアプリケーションをターゲットとする。低コスト版のSpartan-3ファミリはマルチメディアボックスやディスプレイなど、量産品をターゲットとしている。 　System GeneratorはHDLを習得しなくてもMatlab/Simulink下でFPGAを設計できるツールである。ビットストリームを自動生成できる。ハードウエア協調シミュレーションにより、ブロック線図で作ったモデルをハードウエアに組み込む際に、ホストPCとターゲットのハードウエア（FPGA）のインターフェースをとりながらシミュレーションできる。設計したモデルに問題が無ければHDLコードを編集することなくハードウエアに実装できる。

用語解説 / 会社情報 【FAQ】 frequently asked questions ▲本文へ戻る 【FFT】 fast fourier transform ▲本文へ戻る 【IIR】 infinite impulse response ▲本文へ戻る 【FIR】 finite impulse response ▲本文へ戻る