2005.9

DDSを駆使 高精度・高純度の 正弦波発振器を実現する DDS（Direct Digital Synthesizer）は、音声帯域から高周波帯域までのアプリケーションにおいて、高速に位相が同期し線形同調が可能な基準周波数を発生できる。 Joshua Israelsohn

Advertisement 　デジタル回路をベースにした信号処理ブロックは数学的原理に基づいているため、祖先であるアナログ回路を思い出させることが多い。たとえば、連続的および離散的時間フィルタの設計は、フーリエやZ変換の並列演算処理と似たような構成と次数で表現する。並列演算構造を採用した回路は他にも多い。実際、非アナログ的回路構成（nonanalogous structure）は線形およびデジタル回路の基本関数の中でもあまり使われない。結果としてデジタル回路では、アナログ回路の電圧や電流に相当する物理現象と同じように数値的な表現をとる。 　NCO（Numerically Controlled Oscillator）とも呼ばれているDDSは、対照的な存在である。ほとんどの周波数発生器とは異なり、DDSは同調フィードバック・ループを使わず、その出力波形を直接デジタル形式で発生している。結果として得られる回路構成は極めて汎用性があり簡単なため、カーラジオ、データ通信システム、医療用画像機器など多様な用途で使用されている。NCOはその多彩な形態と同様にIP（知的資産）、IC、カード、および計測器など多種にわたって多くのメーカーが利用している。 　DDSの応用範囲は想像以上に広い。ICデザイナとOEMデザイナが、共に克服すべきデジタルシンセサイザ要求と周波数合成について検討してみよう。NCOの代表的なメリットは、位相連続周波数を変動させても振幅が変わらないことだ。振幅が変わらなければ、デジタル制御によって、周波数や位相を微調整できる。周波数ホッピング・アルゴリズムを採用しているため、NCOは大きなアンダーシュートまたはオーバーシュートをせずに、迅速にホッピングできる＊1）。また、直交変調アルゴリズムにより、比較的低コストでIとQチャンネルの振幅や位相を整合できる。パラメータへの依存性が低く、時間や温度に対する周波数と振幅の安定性が高い。 図1　基本的なDDSの回路構成 基本的なDDSは広い動作条件にわたって周波数および振幅が安定した波形を提供できる。 DDSの動作メカニズム 　DDSは基準クロックfI（通常は水晶発振器）とチューニング・ワードとも呼ばれる位相増加分データΔθを含むレジスタから構成される（図1）。位相アキュムレータは、位相増分Δθをクロックサイクルごとに蓄積している位相θ（T）に加えていく。その結果、任意の時間Tにおける位相θ（T）は以下の式で与えられる。 　ここでθ（0）は通常ゼロである。また、角速度は次式で与えられる。 　またはサンプリング系の離散的時間表現では次のように表される。 　nビットの位相アキュムレータでサイクル途中でのリセットがないと仮定すると、角速度は基準クロックと次のように関係付けられる。 　上の式を書き直すことにより、出力と入力の周波数関係は次式で与えられる。 　最後の式はPLLベースの周波数発生器に対するDDSの利点を表している。すなわち、位相増加分データは分子に入っているため、位相が増加する範囲にわたって一定の分解能が与えられる。一方PLLの場合、出力周波数を決める値は分母に現れる。 　エイリアシングを引き起こす原因の1つは以下のような位相増加分データ幅の制限である。 　Nが位相増加分データの最大値とし、かつ、mがnに等しくなることを許すならレジスタの内容がN/2、つまり位相領域においてナイキスト限界の表現を超えた時は必ずエイリアシングが発生する。たとえばΔθ＝N-1の場合、位相アキュムレータが増加分ではなく減少分に見えることを除いては、Δθ＝1の場合と同じ出力周波数を発生する。Δθ＝N/2からΔθ＝Nにまたがる第二象限「負の周波数（negative frequency）」は、位相の方向を別にすればΔθ＝0からΔθ＝N/2までの第一象限を表示している。m−n≧1の要求条件により第二象限が排除される。 　位相アキュムレータは波形のサンプル・データ（通常は正弦波sin（θ））が入っているm×n波形メモリー（多くの場合PROMが使用される）へのインデックス・ポインタとして機能する。波形メモリーはD-Aコンバータにデータを出力する。この時、出力ステップによって生成される帯域外スペクトルの不要周波数成分はローパスフィルタによって除去される。切り捨て誤差は、連続的現象を離散的数値系に対応付けする場合に常に問題となる。高いスペクトラム純度を要求する医療用画像システムなどでスペクトラム上に不要成分を発生し、問題を引き起こす可能性がある。この性質がメモリー幅を拡張させる。D-Aコンバータのステップを小さくしても、同調分解能を高めても、波形メモリーを拡大する必要がある。幸いなことに、波形を記憶させるためのPROMの容量を抑える方法がいくつかある。 　たとえば、正弦波関数は各象限での波形が対称形になっており、正弦波関数の第一象限には全サイクルの数値情報が含まれている。第一象限のデータに比較的単純な操作を施すことによってD-Aコンバータに対する完全なサイクルを再生し、必要なPROM容量を75％も節約できる。以下の式をよく観察することで必要なマッピングを行うことができる。 　アキュムレータの2つの最上位ビットMSB（Most Significant Bit）は象限を示しており、その値の0から2M-2−1はその象限内の位相を決定している。 0から2p−1までの出力値を生成するためにこのテクニックを適用すると以下の結果が得られる。 　4象限を1象限で表現する象限の畳み込みがPROMの容量を削減する唯一の方法というわけではない。DDSの設計によっては、正弦波関数をテイラー級数の最初の数項で近似できることを利用している。このアプローチはかつて現実的ではなかったが、その後数10年間にわたって演算リソースのコスト、サイズおよびエネルギーを大幅に削減できたため、採用出来るようになった。 図2　逆sinc関数を挿入したDDS サンプリング・システムとしてのDDSではsinc（θ）関数が必要である。1/sinc（θ）フィルタは大きなオーバーサンプリング比を要求することなく振幅の平坦性を改良できる。 　設定周波数範囲全体にわたって高い振幅安定性が必要なアプリケーションも、長い波形メモリーを必要とする。サンプリングされたシステムでは、ナイキスト限界が示す値よりはるかに大きなオーバーサンプリング比率が必要なsinc伝達関数が不可欠になる。たとえば、サンプルレートと信号レートの比が12:1の場合はおよそ0.1dBの減衰を生ずる。この比を6:1に落とすと減衰量は0.4dB増えてしまう。ナイキスト周波数では減衰量は3.9dBに達する。sinc関数が成立する範囲において、システムの振幅平坦性を高めるため、波形メモリーを延長して高いオーバーサンプリング比率を得る方法があるが、波形メモリーとD-Aコンバータ入力の間に逆sincフィルタを挿入する方法もある（図2）。これにより、コーナー周波数0.4MHzで振幅平坦性を±0.1dB以内に納めることができる。 　DDSの性能を劣化させるエラーの発生源の多くはD-Aコンバータとその信号環境にある。エラー源としては、D-Aコンバータの回路内で発生する非同時スイッチングによるグリッチ・エネルギー、ビット重み誤差による微分非線形性DNL（Differential-Non　Linearity）誤差および積分非線形性INL（Integral-NonLinearity）誤差といった最悪ケースの蓄積、およびD-Aコンバータ内部やプリント基板レイアウトの寄生容量の結合によるクロック・フィードスルー等が考えられる（欄外の「参考までに：EOEMオンラインRFICのレイアウトに関するチュートリアル」参照）。その他の誤差として、位相や周波数といった連続的現象をデジタル的に表現する際に必然的に生ずる切り捨て誤差がある。これらの誤差はDDSの出力スペクトラムに相互変調成分を発生させる。デザインが様々なDDSのステージでワード幅の制約条件を考慮すれば、切り捨て相互変調成分が予測可能なスペクトラム上の位置に計算可能な振幅をもって現れる＊2）。 図3　DDSをベースとしたFSK変調器 第二の位相増加分のレジスタとnビットのデータ制御乗算器が単純なNCOをFSK変調器に変換される。 変調に最適 　NCOは、簡単さ、ドリフトの小ささ、俊敏な同調性を提供しながら、連続した位相や一定の振幅を維持する能力を持つ。DDSは僅かな複雑さを加えるだけで様々な変調回路構成を実現することができる。ICで実現する場合、必要な追加回路はDDSのロジック回路と同時集積化が可能であることが多い。 　しかし、変調方法の中には一見しただけでは予期しなかった性能を要求するものもある。たとえばFSK（Frequency-Shift-Keying）変調は単純に入力データ・ストリームが位相増加分を変更できるような回路構成を必要とする（図3）。この場合、出力周波数は次式で与えられる。 　ここでdI（T）はサンプル時間Tにおける入力データである。FSKの一種であるGMSK（Gaussian-Minimum-Shift Keying）やramped-FSK変調は位相増加Δθが連続している。一般にはバンド幅が狭くなるが、数値の間をアルゴリズム的に移動することで周波数遷移の間にスペクトラムを成形するために、かえってコントロール・インターフェースに対して十分なバンド幅が要求される＊3）。 図4　DDSをベースとしたデジタルFM変調器 スペクトラム的に成形されたFSKとデジタルFM変調器はそれほど大きな複雑性を要求しないが、高速なアップデートに対応するための高速なインターフェースを必要とする。 　周波数遷移の分解能の制限により、このような構成においては動的な信号であるデータ・ストリームに追随し、この点では基本的にはデジタルFM波とみなすことができる。デジタルFM変調器の場合は、元のFSKレジスタ・ペアに代わって加算器が使用されている（図4）。アキュムレータはキャリアの位相増加分と入力データ・ストリームの合計上で動作する。 　ここでΔθCはキャリア位相増加分、dI（T）は変調入力データ・ストリームである。 　同様に、加算器はDDSべースのPSK（Phase-Shift-Keying）変調器の構成要素となる。しかし、この場合、FMと同様に和がアキュムレータの入力ではなく出力に適用される。 図5　DDSをベースとしたPSK変調器 PSK変調器は、入力されるデータ・ストリームとアキュムレータの出力が決定するインデックス・ポインタに従って波形メモリー上を移動することによって変調動作を行う 　追加された回路ビットは他の必要なDDSロジック・ブロックとの同時集積化が容易である（図5）。FMよりも概念的には単純であるが、回路構成の観点から見ればデジタルAM（振幅変調）はD-Aコンバータの前に乗算段を必要とし、デジタルFM変調器が使用している加算器よりも複雑である。D-Aコンバータはミックスド・シグナル乗算器のため、DDSはアナログ信号入力、与えられた信号の条件、およびD-Aコンバータの基準電圧源との和に対するAM変調器を構成することもできる（図6）。 図6　DDSをベースとしたAM変調器 （a）デジタルAM変調器は波形メモリーの出力と変調信号の振幅で決定される係数を掛けることで実現できる。 （b）D-Aコンバータは適切にスケーリングされた入力信号と基準電圧を加えることによって、アナログ・ドメインで同様の乗算を実行する。 　DDS ICはクロック源あるいは正確な基準クロックを有する計測器の形で購入することができる。最近ではより高集積化されたデバイス内部のブロックとして組み込まれている場合が増えており、特にデジタル通信用デバイスにおいて加速度的に利用が増加している。（DDSの回路構成を紹介しているオリジナルの論文＊4）を参照のこと）。

参考までに EOEMオンライン RFICのレイアウトに関するチュートリアル 　DDS（Direct Digital Synthesizer）のアプリケーションの多くが高周波領域で動作するため、レイアウトが性能に悪影響を及ぼす可能性がある。 　EDNは姉妹刊行物であるECNと共同で、第3回年次EOEM （Electronic-OEM）Design Expoのオンライン・カンファレンスおよび展示会の一環として、NCO（Numerically Controlled Oscillators:数値制御発振器）および類似の構成を持つデバイスなど、RFICのレイアウト問題に焦点を合わせたオンライン・チュートリアルを提供している。「良好なRFIC回路基板のレイアウトは基本原理を理解することから始まる。レイアウトによる問題の特定や解決方法は、結合の仕組みに委ねられている」。Silicon Laboratories社で製造ラインのマネジャーを務める共同発表者のGary Levy氏はこう語っている。また同じく共同発表者でありMaxim Integrated Products社で製品開発を率いるRon Gatzke氏は「データ変換器の設計は、高速デジタルとRFアナログの両方のレイアウトに関する知識と経験が必要なため、非常に難しい」と語った。Design Expoは2005年6月22日に「RFICのための回路実装レイアウトガイド（“A Circuit Board Layout Guide for RFICs”）」と題したチュートリアルのWebcastを提供している。このプログラムの登録者はこのレイアウトガイドを1年間オンラインで利用することができる。ユーザー登録はEDNのWebサイトwww.　eoemdesignexpo.com から無料で行うことができる。またこのWebサイトは詳細情報に加えてその他のEOEMセッションへのリンクも提供している。 ▲本文へ戻る

用語解説 / 会社情報 ＊1） "A Technical Tutorial on Digital Signal Synthesis," Analog Devices, 1999. ▲本文へ戻る ＊2） Goldberg, Bar-Giora, Digital Frequency Synthesis Demystified, LLH Technology Publishing, 1999. ▲本文へ戻る ＊3） "Electromagnetic Compatibility Aspects of Radio-based Mobile Telecommunications Systems Final Report," University of Hull, 1999. ▲本文へ戻る ＊4） Tierney, Josepf, Charles Rader, and Bernard Gold, "A digital frequency synthesizer," IEEE Transactions on Audio and Electroacoustics, March 1971, pg 48（2の付録として再版）。 ▲本文へ戻る