 |
 |
 |
|
|
2005年5月号
|
|
すべてが絡み合う
|
|
|
先日、オレゴン州ポートランドで開かれたIEEE CPMT（Components, Packaging, and Manufacturing Technology Society）の会議に参加してきたので、今回はそのとき思ったことを述べてみたい。この会議では、システム・アーキテクチャ、信号品質、RF相互干渉、電源系ノイズ、放熱、サイズ、重さ、コスト、そのほか数多くのファクタの間の相互作用を扱った数多くの論文が発表された。その中でも、多くの人々の興味を引きつけていたテーマを以下に挙げる。
● 高密度な機械構造で2700Wもの電力を消費するという概念＊1）
● 構造をそのまま記述した問題は、モデリングのためにはあまりに複雑すぎるという事実＊2）
● 同時スイッチング・ノイズ、コモンモードノイズ、およびクロストーク間の相互作用の非線形効果＊3）
● スイッチングのときの電力供給網の非補償型モデリング＊4）
これらの相互作用すべてに、私は以前から強く関心を持っていた。設計が今ほど複雑でなかった時代には、システム設計者は、アンプを起動させる電源、冷却ファン、タスクを実行するプロセッサとその補助部品、およびそれらを動作させるソフトウエアを、それぞれ独立して選択することができた。しかし、状況は変わってしまった。
今日の高密度設計では、あらゆるものが相互作用を及ぼしあう。チップを1つ加えただけで、クロストークが大幅に増加してしまうかもしれない。ほかのチップへの気流が妨げられて熱を帯びてしまうかもしれないし、電源が過負荷になってしまうかもしれない。性能を極限まで高めようとしたばかりに、どこかに手を加えようとすると別のところで問題が発生してしまう。身動きが取れない状態に陥り、結果的に自分で自分の首を絞めているのだ。
この状況は突如訪れた。いまや電気的、機構的、熱的な諸問題、RF、EMC、ESD、ユーザー・インターフエース、さらには使用後のリサイクル・ポリシーなど、すべてのファクタを同時に考慮し一度に対策を講じないと、高度な設計が行えなくなってしまっている。この理屈を突き詰めると、高機能製品開発の担い手は、設計の複雑化に対応するツールを自ら用意できる、ごく少数の大企業に限られてしまう。
以前にもわれわれはこの岐路に立ったことがある。「すべてが絡み合う」状況となってしまった最近の例といえば、スーパーコンピュータの設計が挙げられる。アムダールという名前を覚えておられるだろうか。クレイはどうであろうか。両社とも、スーパーコンピュータの設計において当時としては最高の技術（バイポーラ、ECL）を導入した。彼らは多くの開発スタッフを雇った。精密なモデル、高度な設計ツールおよび素晴らしく集積化された回路の開発に多くの時間を費やした。その半面、顧客の本当のニーズや、競合他社との差別化につながる機能およびサービスの検討には、そこまでの時間は割かなかった。彼らは競争相手としてIBMを想定していた。しかし本当の競争相手は低スペックPCとローカル・エリア・ネットワークだったのだ。
CADツールが自分たちを必ず助けてくれると信じている設計者は少なくない。十分なソフトウエアがあれば、どんなに複雑に絡み合った問題も対処できると思っているのだ。私はそうは思わない。設計技術が高度化すると、設計プロセスもそれだけ複雑になり設計も検証も多くの時間を要するようになる。このような状況でCADツールが本当に価値のある処理を実行することなど、ほとんど不可能だと思うのだ。
このような設計の複雑化への動きは、過去に何度かあった。リレー・ロジック時代の末期にも起きたし、続く真空管、ディスクリートトランジスタ、そしてついにバイポーラICの時代にも起きた。いずれの場合も、回路の総合設計ルールとプロセスの確立に膨大な時間が費やされた。これらの目的は、その能力の限界にまできたデバイスを用いたことによって複雑化した設計を何とか処理することであった。そして今、CMOSロジックが全く同じ運命にさらされているのだ。
歴史は繰り返すという格言を信じるならば、今から次世代技術の準備を始めるべきである。それが果たして何なのか、それは私にも分からない。しかしこれだけは分かっている。より高周波の動作のためには、パッケージは、基本的に、今日のものより小さくならなければならないということ、そして設計ルールは設計者に、より受け入れられやすいものにならなければならないということである。
（Howard Johnson＊5））
|
|
|
| 用語解説 / 会社情報 |
注：
参考文献はすべてIEEE 13th Topical Meeting on Electrical Performance of Electronic Packaging（2004年10月25-27日）より引用。
|
＊1）
Patel, P, et al, IBM BladeCenter System Electrical Packaging Design Challenges, IEEE cat# 04TH8772, p.11
|
| ▲本文へ戻る |
＊2）
Buris, Nicholas E, Electromagnetic Modeling as a Constituent of Multi-Disciplined Design, p.35
|
| ▲本文へ戻る |
＊3）
Deutsch, Alina, et al, Methodology to Simulate Delta-I Noise Interaction with Interconnect Noise for Wide, On-chip Data-buses ..., p.295
|
| ▲本文へ戻る |
＊4）
Jae-Yong-Ihm, et al, Modeling of Semiconductor Substrate on On-Chip Power Grid Switching, p.265
|
| ▲本文へ戻る |
＊5）ハワード・ジョンソン
Howard Johnson氏は「High-Speed Digital Design」と「High-Speed Signal Propagation」の著者。ご意見はwww.sigcon.comまたはhowie03@sigcon.comまで。 |
| ▲本文へ戻る |
|
|
|
|
