SoCインテグレーションのための処理エレメントの評価

2005年1月号

SoCインテグレーションのための処理エレメントの評価

現在、SoCインテグレーションの現場での最大の課題が、処理エレメントの適切な組み合わせをどう行うかということである。しかしそれは技術的な面からのアプローチだけでは不十分だ。性能や価格、消費電力という3つの要素を、最適にするものでなければならない。もし、これを解決する手法を習得できれば、設計者として有利な地位を築けることになる。そこでいかに処理エレメントを選択していくか、その手法を探っていく。

Gene Frantz＊,Thanh Tran＊　　米Texas Instruments社

　今日、ますます複雑化する携帯型システム。その開発に取り組む設計者が直面している最も大きな課題の一つが3P―性能（Performance）、価格（Price）、消費電力（Power Consumption）―を最適化する処理エレメントの適切な組み合わせを決定することだ。SoC（system-on-chip）インテグレーションは、一つのデバイスに複数の処理エレメントを組み込むことで、今日の技術革新を可能にする。これらの処理エレメントには、汎用マイクロプロセッサー（通常はRISCプロセッサー）、DSP、FPGAおよびアクセラレーターなどが含まれている。さらに、固定機能型アクセラレーターが含まれることもある。これらはすべて、専用デバイスとしても入手可能であるため、各エレメント間でのトレードオフの評価や、これらの素子を最も効率的に使用できる組み合わせの決定が行われている。

各処理エレメントの長所と短所

　マルチコア・プロセッサーが実現される以前は、RISCプロセッサーとDSPのいずれかの選択という比較的簡単なものだった。もし、システム処理の大部分がデータを対象とするならば、信号処理能力が多少低下するとしても、RISCプロセッサーを選ぶだろう。反対に、ほとんどが信号処理の場合には、制御やデータ処理がたとえ満足のいくレベルに達しなくても、DSPを選択する。

　しかしマルチコアの場合は、ほかの処理エレメントを追加してインテグレーションできるため、選択肢は複雑になる。正しい選択は、技術的な点で行うというよりもむしろ、フレキシビリティーや使いやすさ、コスト、電力および性能といった点で行われる。
　表1は、各処理エレメントの長所と短所をまとめたものだ。汎用のRISCプロセッサーはデータ処理に最適化されており、使いやすく柔軟性に富む。またコスト、電力および性能は中くらい。DSPはリアルタイム信号処理に最適で、RISCプロセッサーよりも低電力、低コストで処理できる。しかし使い勝手が悪い。
　プログラマブル・アクセラレーターやセミプログラマブル・プロセッサーは、データ処理用にも信号処理用にも設計可能である。例えば、通信システムで使用されるビタビプロセッサーは、ビタビ符号化および復号化には向いているが、ほかの機能には不適だ。プログラマブル・アクセラレーターは、RISCプロセッサーやDSPよりも低価格で低消費電力を実現しているが、本質的に柔軟性に欠け、使い勝手が悪く、バグや変更に対する耐性も低い。
　固定機能型アクセラレーター（ASIC）は、データ処理もしくは信号処理というように、実行できる機能は一つだけである。これは、最も低コストで消費電力も最小、そして最高性能のオプションを提供するが、フレキシビリティーに欠ける。いったん、ASICを設計・デバッグし、システム開発者向けに利用可能にすると、使い勝手はよくなる。しかし設計やデバッグは、プログラマブルの手法と比べると難しい上、後の再プログラミングは不可能だ。
　プログラマブル・ロジックデバイスの代表例であるFPGAは、固定機能型アクセラレーターを作ることもできる。柔軟性もあるが、ほかの処理エレメントに比べコストが高く消費電力も大きい。

まずシステムをSoCへマッピングする

　処理エレメントを決定するのは非常に難しいが、その選択を行うためにも、まず複数ある利用可能なエレメントのシステム機能を分割することから始めたい。システムの処理要件をマルチコアSoCにマッピングすることと、処理要件をマッピングすることでマルチコアSoCを生成することとは手法は似ているが、違うものである。
　システム設計者はまず、システムをSoCにマッピングするため、システムや対象マーケットの詳細を定義しなければならない。これらの詳細事項には、設計期間や製品が使用されている間（製品ライフ）に行われる機能追加やバグ対策に関する戦略とともに、製品の特徴やアルゴリズムにかかわるコンポーネントも含まれる。これらを定義することで、信号処理タスクなのか、あるいはデータ処理タスクなのか、システム機能を識別できる。そしてそれらは以下のカテゴリーに分類できる。
●変更が生じない周知の機能：これらの機能には、DCT（離散コサイン変換）や、FFT（高速フーリエ変換）などがある。これらは変更されることもないので、十分バグ取りが行われている。これらの機能を設計するには固定機能型アクセラレーター使うのがベストだ。
●周知ではあるが変更の可能性のある機能：これらの機能にはいくらかのフレキシビリティーが求められる。例えば、単一のFFTを処理する場合はASICだが、複数の関連するFFTを幅広く実装し、再構成するにはプログラマブル・アクセラレーターが向いている。
●不確かで変更の可能性がある新しい機能：この条件を満たす処理エレメントは、プログラマブルRISCプロセッサー、DSPおよびFPGAである。不確かさや新しい機能を知らなくても、設計者は見積もられた要件を処理する本来の性能やメモリー量を評価しなければならない。
　いったん、システム機能を上記3つのグループに分け、次に以下のステップでSoCデバイスにマッピングする。
①最終的に目指すシステムの機能や性能の完全なリストを作成する。可能ならば、SoCを使用する製品ライフの間で、追加される新しい機能や性能に対する判断も行う。
②機能と性能のリストをデータ処理および信号処理のカテゴリーに分離する。
③これらのリスト（データ処理および信号処理）の各機能を、「変更が生じない周知の機能」、「周知であるが変更の可能性のある機能」、「不確かで変更される新しい機能」の3つに分ける。
④各リストのそれぞれの項目に対して必要な性能を判断する。
⑤各リストのそれぞれの項目に対してメモリー量の要件を判断する。
⑥特有の機能は固定機能型アクセラレーターに、残りの周知である機能はプログラマブル・アクセラレーターに、そして不確かで変更の可能性のある新しい機能は、固有のプログラマブル・エレメント、つまりデータ処理用はRISCプロセッサー、信号処理用はDSPにそれぞれ割り当てる。
　最終的な目標は、できるだけアクセラレーターを活用し、フレキシビリティーと能力の余地をプログラマブル・エレメントに残すことである。「周知の機能」、「変更の可能性のある機能」、「不確かな機能」の割り当てに関しては、SoCのハードウエア部分にある程度依存することになるのは明らかだ。
　システムを新しいSoCにマッピングするには、製品のより長期的な見通しが必要となる。そのため設計者は、新しいデバイスを使った一連の製品への対応が求められる。設計者は、どのアルゴリズムにかかわるコンポーネントが、バグがなく汎用的であるか、全設計あるいは製品ファミリーのライフにわたり変更がないか、あるいはシステムのどの部分が変更される可能性が高いかを調べる必要がある。そして機能を割り当てる際に（ステップ6）、新規システムの設計者は、周知の機能を固定機能エレメントに、いくらか変更の可能性のある機能をプログラマブル・アクセラレーターに、そして不確かで変更の可能性がある新しい機能を、データ処理の場合はRISCプロセッサーに、信号処理の場合はDSPにそれぞれ割り当てることになる。

デジタル放送の衛星ラジオ受信器

　異なる処理エレメントを行うシステムを分割しSoCに実装する一例として、デジタル放送の衛星ラジオ受信器を紹介しよう。静止衛星を使う米国の衛星ラジオの受信エリアは、東海岸から西海岸までである。2.3GHzのSバンド周波数を使い放送している。主衛星の信号が妨害された場合には、地上に設置された中継局が別の衛星からの信号を受信し、それを使う。ここで採用されている変調方式は、衛星放送事業者向けにQPSK（quadrature phase-shift keying：4位相偏移変調）、もしくはTDM（time-division multiplex：時分割多重）、地上局向けにはOFDM（orthogonal frequency-division multiplex：直交周波数分割多重）だ。
　衛星ラジオの主な特徴は、雑音のない音楽やニュースを、同時に数百を超える単位の番組数で、リスナーに提供できることだ。衛星ラジオは伝送帯域幅が狭いため、音声の圧縮・復元のための新しいアルゴリズムであるPAC（perceptual-audio-coder）を採用している。このアルゴリズムはチャネルの障害に対する回復力に優れるため、ラジオ放送用のアプリケーションとして適している。
　このPACは、人間の聴覚特性を利用して聞き取りにくい信号を隠し、冗長性を取り除いていく。その結果、高い圧縮率と優れた音質を実現できる。PACは衛星ラジオ放送およびデジタルラジオ放送の事実上の標準となっているのだ。
　図1に、衛星ラジオ受信機のアーキテクチャーを示す。信号入力時に衛星チューナーは、2.3GHzの搬送波をベースバンド信号にダウンコンバートする。そしてその後の処理のためにA-D変換器を用い信号をデジタル化する。その後、信号のQPSK復調とビタビ復号が行われる。また、システムのアナログ音声入出力とのインターフェースをとるためにCODECを使う。FPGAはハードディスク装置やコンパクト・フラッシュメモリー装置が適切に処理するための信号を生成するインターフェース・ロジックを備えている。ストリーミングビデオ・アプリケーションのための拡張機能であるNTSCビデオ信号を出力するための専用デバイスも備えている。

SoCの機能を分割する

　この例におけるシステムの心臓部は、オペレーティングシステムとマルチメディアコードに最適化された米Texas Instruments社製のデュアルタイプSoCプロセッサー「OMAP」だ。動作周波数は150MHzである。OMAPには、DSPコアとRISCプロセッサーコア「ARM925T」の強化版が集積されている。さらにSDRAMインターフェースおよび外部無線ベースバンド・プロセッサー、外部オーディオCODECとの互換性を持つ複数のペリフェラルポートが付加されている。図2はOMAPのアーキテクチャーを示している。
　SoCプロセッサーのOMAPは、同時に複数のマルチメディアタスクを処理するため、衛星ラジオ用途には最適だ。一般に、マルチメディア機能に優れたデバイスは、大量の数値計算を必要とするオーディオおよびビデオ圧縮・伸長アルゴリズムで構成されている。OMAPのDSPは、RISCプロセッサーよりもこれらの計算を処理するのに適しているのだ。プロセッサーをベンチマークで比較すると、アルゴリズムによりバラツキはあるものの、平均して同じ信号処理の計算をするのに、RISCプロセッサーの方がDSPの3倍のサイクル数を必要とする。一方RISCプロセッサーは、DSPよりもシステム制御やデータタスク管理を効率よく処理するのに向いている。つまり両者が統合されていることで、そのプロセッサーは相互補完的な機能を実現するというわけだ。
　DSPが実行する主な信号処理タスクの一つが、衛星信号が妨害されシステムが地上波放送に切り替わるときにOFDM復調することだ。OFDM復調器では、FFTアルゴリズムおよび逆FFTアルゴリズムの処理が行われる。計算量が多いこれらの処理はDSPに向いている。そしてDSPは伝送されたPAC符号化信号を復元し、PACデータの暗号解読をARMプロセッサーが行う。そのほか、DSPにはMPEG-1のレイヤー3方式であるMP3の音楽データをメモリーに記憶するためのデータ符号化やMP3を再生するためのデータの復号化などの機能がある。
　ARMプロセッサーは、チューナー入力とデータ記憶装置の両方からのストリーミング・データを管理する。また音声合成や音声認識および制御/コマンドタスクを実行し、気象情報や道路案内を示す画像を表示する。これらの処理はOMAPの処理能力のわずかな部分を消費するだけである。そのため、処理の負荷バランスを適正にすれば、OMAPデュアルSoCプロセッサーを使って設計された衛星ラジオは、仮想3D音響効果、雑音除去などの拡張マルチメディア機能を実装する余地を残している。
　表2は各機能に適した処理の分担を示している。表3は衛星ラジオ受信器に組み込まれたOMAPデュアルSoCプロセッサーに割り当てられたすべてのタスクの分担を表している。

SoCを使った選択

　衛星ラジオ受信器は、SoC内のプロセッサー間におけるタスク分割の利点が明らかになった例だ。このSoCの設計者は安価に集積できるビタビ処理やオーディオCODECなどの処理機能を追加する次のステップに進むであろう。もちろん、NTSCビデオ復号化やそのほかの拡張機能についても考えるはずだ。そうすると、多くの受信器製品に使われるようになるからだ。システムレベルの統合は、部品点数が削減されるというメリットを与えるだけではなく、一つのSoCプラットフォームを使用することによって、ソフト設計の負担を軽減させることになる。なぜなら、この製品は製品ライフサイクルを通じて、再度開発をする必要がほとんどないからである。
　今日、複数の処理エレメントを実装できるSoCデバイスは設計場面で重要な位置を担っている。高レベルの統合とデータ処理や信号処理を行うデバイスの組み合わせを必要とする携帯型システムでは特にそうだ。技術的な観点が常にSoCに適合するシステムを決定するわけではない。多くの場合は、利用可能なリソースやシステムに求められるフレキシビリティー、新しい機能や新たなバグに対応するための手法などが関係する。複雑な処理のトレードオフを理解し、システム機能を効率的に割り当てる手法を習得した開発者は、SoCによってもたらされる飛躍的な進歩を享受できる有利な立場に立つことになるだろう。

用語解説 / 会社情報

Gene Frantz＊
Gene Frantz氏は、米Texas Instruments社DSPビジネス開発マネジャー。デジタル信号処理技術を利用した新規ビジネスの立ち上げを担当している。デジタル信号処理においては米国内で最も優れた専門家の一人。2002年、Texas Instruments社のプリンシパル・フェローに指名された。米Central Florida大学（Florida州Orland）電子工学学士、米Southern Methodist大学（Texas州Dallas）電子工学修士、米Texas工科大学（Texas州Lubbock）でMBA取得。IEEEのフェローでもあり、メモリー、音声、コンシューマー製品およびDSPの分野で30以上の特許を持つ。50以上の論文、記事を執筆し、大学や世界中のコンファレンスに数多く参加している。

▲本文へ戻る

Thanh Tran＊
Thanh Tran氏は、米Texas Instruments社シニアメンバー兼テクニカルスタッフ。組み込みシステムチームを率い、顧客の支援から高速DSPシステムのためのリファレンス設計、フレームワークの開発を行っている。米Compaq社（旧）、米ReplayTV社、米Eagle Wireless社、米Bose社、および米Zenith Electronics社でシニア設計者の経歴を持つ。またIEEEのシニアメンバーでもあり、現在は、Texas Instruments社のデベロッパーズ・コンファレンス・アドバイザリー・コミッティーとIEEEのシステム・オンチップ・テクニカルプログラム・コミッティーの委員を務めている。多くの技術論文を発表し、ビデオ、オーディオおよび通信システムに関する18件の発行済み特許を保有している。米Rice大学（Texas州Houston）の非常勤教員のメンバーでもあり、大学院の電子工学コースで、デジタルオーディオ、ビデオシステム設計を教えている。米Illinois大学（Urbana/Champaign）電子工学学士、米Houston大学の電子工学修士、博士取得。

▲本文へ戻る


雑誌無償購読申込み	ニュースレター登録	この記事に対する感想/ご意見


	Reed Electronics Group
	Electronic BUSINESS Japan　\|　Design Ｎews Japan　\|　Semiconductor INTERNATIONAL　\|　DETAIL JAPAN


	EDN Japanについて　\|　広告掲載について　\|　サイトマップ　\|　お問合せ

		Copyright (C) 2000-2007 Reed Business Information Japan K.K.

	個人情報に関する方針　\|　著作権・リンクについて　\|　会社情報