|
| 図3 分割したセルを並列処理 |
| LSIチップのレイアウトをm行×n列のマトリクス状のセル群に分割する（赤色の分割線）。各セルの回路モデルを圧縮して簡略化モデル（マクロ・モデル）に変換する作業を、セルごとに別々のコンピューターで並列に処理する。処理結果を結合することで、LSIチップ全体の解析時間を大幅に短縮できる。さらに解析時間を削減するためには、圧縮処理後のセルをすべて結合せず、数個ずつのグループに結合し（黄色の分割線）、各グループに対してもう一度圧縮処理を実施すればよい。 |
|
| ― 閉じる ― |