雑誌無償購読申込み 最新号 バックナンバー 広告資料請求 EDN Japanについて お問合せ
雑誌無償購読申し込み
メールニュースレター登録
登録内容変更
アナログ IC/ディスクリート
電源/電池/コントローラー
PLD / メモリー
組み込みシステム
コンピュータ&ボード
EDA/IP/CAE/ソフトウェア
電子部品
計測器
ディスプレイ
デジタル家電
通信・ネットワーク
カーエレクトロニクス/産業機器
EDN Japan 記事検索
検索方法の詳細
雑誌無償購読申込み ニュースレター登録 この記事に対する感想/ご意見
designfeature
2004年8月号
雑音の基礎(後編)

雑音について解説する連載の後編である。前回は回路素子が発生する雑音について説明した。しかし電子回路の雑音は、回路のトポロジーによっても左右される。今回は一般的なゲイン・セルと差動アンプを例に回路トポロジーと雑音の関係を解説する。このほか、低雑音アンプの代表的な製品をいくつか紹介する。

ジョシュア・イズラエルソン
Joshua Israelsohn
 雑音はコヒーレントではない(位相がそろっていない)。雑音の周波数帯域幅は信号の帯域幅をはるかに超える。直流に近い周波数から、信号周波数の上限よりもずっと高い周波数まで分布する。前編*1)では、回路素子の雑音源と雑音の発生機構、雑音の周波数特性について解説した。低雑音回路を設計するためには回路素子だけではなく、回路トポロジーについても考慮する必要がある。本稿では実際の回路に雑音がどのように影響してくるかを、回路素子の簡単な組み合わせから説明する。

抵抗の熱雑音電圧

 例として抵抗の熱雑音電圧Enをここでは挙げよう。Enは次式で表現される。

ここでkはボルツマン定数(1.38×10−23J/K)、Tは絶対温度(K)、Rは抵抗(Ω)、Δfは測定周波数帯域幅(Hz)である。式@は、次式から導かれる。

 これらの式から、抵抗が発生する熱雑音は、測定周波数帯域幅によって限定されることが分かる。言い換えると、測定周波数帯域幅を無限に広げれば熱雑音も無限に増大するのである。ただし現実には、そうはならない。
 このことを抵抗器の簡単なモデルで説明しよう(図1)。理想抵抗Rと、Rに直列に接続された熱雑音電圧ER、それから両者をシャントする寄生容量Cによって抵抗器のモデルが構成される。ここで抵抗Rと寄生容量Cが、雑音の周波数帯域幅を制限する。前述の式@では抵抗値を2倍にすると、雑音電圧は√2倍に増える。しかし実際には寄生容量Cの存在によって雑音の帯域幅は半分になるので、合計値としての雑音電力は一定値のままである。すなわち、周波数帯域幅を制限する要因がほかにない場合は、抵抗器モデルのシャント容量が次式のように雑音の大きさを制限する*2)

 また周波数特性がフラットな雑音の測定では、実際には測定系が有するフィルターのスカート特性を考慮しなければならない(下記の「tanθ変換で雑音の帯域幅を計算」を参照)。

アナログ入力段の雑音


 低雑音回路の最も一般的な用途は、アナログ信号の入力段である。入力がセンサーやアンテナなどの微小な信号源の場合は、次段の信号処理回路やアナログ・デジタル変換回路に信号を送り込む前に、入力信号を十分な大きさに増幅しなければならない。また、入力信号の平均振幅が大きい信号源の場合は、次段の信号処理回路で十分なダイナミック・レンジを確保する必要がある。いずれの場合も、信号源のインピーダンスが動作温度における雑音の最小値を決める。
 システムの入力段は、システム全体の雑音を支配することが少なくない。信号源のインピーダンスと、回路のダイナミック・レンジに対する要求を考慮し、入力段についてさらに説明しよう。
 まず、入力インピーダンスがZiで電圧利得がAVの一般的なゲイン・セルについて考えることにする(図2)。アンプの入力ノードにおける雑音電圧源をEn、雑音電流源をIn、信号源のソース・インピーダンスをRS、雑音電圧源をERとする。雑音電圧源ERには、ソース・インピーダンスの雑音と、信号源がアンプの入力ノードに与える全雑音を含める。各雑音を2乗して加算した結果の平方根が、全入力換算雑音Eniとなる。

 全出力換算雑音も、アンプの入力インピーダンスと電圧利得から計算できる。当然ながら、全入力換算雑音と全出力換算雑音は、回路設計の初期に計算しておくか、あるいは推定しておきたい。両者の値は、設計の初期におけるさまざまな評価に有用だからだ。入力換算雑音は入力インピーダンスや利得とは関係なく、アンプの比較評価に利用できる。出力換算雑音は、アンプから次段の信号処理回路に伝送される。従って次段の回路における入力の雑音仕様に適合させる必要がある。

雑音に加わる利得を考える

 次に、差動アンプを使った帰還回路の雑音を計算する例を示す(図3)図3でR4/R3= R2/R1とすると、回路の出力Voは次式で与えられる。

 抵抗R3とR4をまとめ、入力V2をスケーリングすると、雑音解析を少し簡単にできる(図4)

 採用候補である複数のアンプを簡単に比較するためには、半導体ベンダーが製品の仕様を決める手法に従い、雑音電圧と雑音電流を解析すればよい。
 雑音源は、ほかの不要な信号源と区別できない。このため、いくつかの事項に注意しつつ、出力雑音の計算を実行することになる。相関のない複数の雑音源は、2乗和の平方根にまとめる。雑音源の中には、従来の信号解析では予測できない所に現れるものがある。従ってそれぞれの雑音源に付加される利得を注意深く調べなければならない。例えば図4で雑音源en1には、G=R2/R1として、「G+1」の利得が加わる。同様に、反転入力の雑音電流は分岐せずに、すべて抵抗R2に流れ込む。
 こういった事項を考慮すると、出力換算雑音enoは、次式で表される。

 式Hの右辺で各雑音電圧源には、利得が加わる。アンプの入力雑音と抵抗RPには利得G+1が、抵抗R1の雑音成分には利得Gが、抵抗R2の雑音成分には利得1が付加される。各雑音電流は抵抗を通過して雑音電圧となり、利得分だけ増幅されて出力に現れる。例えば雑音電流in1は抵抗R2を通過して直接、出力雑音となる。雑音電流in2は抵抗RPを通過し、非反転利得G+1によって増幅されて出力に加わる。
 一般にアンプICのデータ・シートは、差動入力の各入力について入力雑音電圧密度を示さず、各入力の和を記載している。アンプICは一部の例外を除いて通常、平衡入力を採用している。平衡入力の場合は各入力の雑音振幅は等しくなる傾向がある。そこでアンプICの全入力換算雑音電圧を√2で割り、雑音電圧en1とen2としてやる。あるいは、単一の入力雑音電圧源をアンプの一方に入力する。この入力雑音電圧源は、非反転入力に接続することが多い。回路図を単純化することで、雑音源に加わる利得を明確にできるからだ。

オペアンプのトレード・オフを打破


 かつての低雑音オペアンプは、スルー・レートが低く、利得帯域幅積(GB積)はそれほど大きくなく、待機時の消費電流が高かった。しかし最近ではDSPやA-D/D-A変換器などの性能は、劇的に改善されている。デジタル回路がより高い分解能の信号をより高速に処理するためには、アナログ・フロント・エンドはより低い雑音でより高速に処理しなければならない。そこでオペアンプ・メーカーは製品の改良を重ねてきた。医療用画像処理やテスター、無線通信などの応用分野はその典型的な例である。加えて、チャンネルの周波数帯域幅とチャンネルの密度が高まっている。アンプの設計者は、消費電力をこれまで以上に低く抑え込まなければならない。
Advertisement
 それでは、最近登場した低雑音アンプICを少し紹介しよう。米アナログ・デバイセズ社*は、雑音電圧密度が低くてスルー・レートが高いオペアンプIC「AD8099」を2003年に発売した*3)。車載レーダーを使った衝突回避システム、医療用超音波機器、高精度計装機器などに向けて開発したオペアンプである。
 AD8099は、雑音の抑制と入力段の直線性のトレード・オフに対し、フロント・エンドの新しい設計手法を提示した。ここ数10年の間、オペアンプの設計者は入力ペアのエミッタ・パスに抵抗を使うことによって初段のトランスコンダクタンスを劣化させ、大きな信号振幅におけるアンプの直線性を維持してきた。ただし大振幅とはいっても、約26mVという熱雑音に比べれば大きいという程度である。ただし、抵抗は雑音を付加する。このためアンプ設計者は、雑音と直線性、待機時消費電流のバランスをとらなければならない。
 AD8099では、差動モード・パスではなく、同相モード・パスの中に雑音源を置くという手法で入力段のトランスコンダクタンスを劣化させた。この結果、AD8099は、入力換算雑音電圧密度が0.95nV/√Hz、2次高調波ひずみが−90dBcという性能を得ている。これらは信号周波数10MHz、信号振幅2VPP、利得2のときに得られた性能である。このときスルー・レートは600V/μsになる。利得が10のときはスルー・レートは1600V/μsに上がる。利得帯域幅積は5GHzである。価格は、1000個購入時の米国での単価が1.98米ドル。
 AD8099では、パッケージのピン配置を新しくした。従来のピン配置では、非反転入力ピンと負電源ピンの間で相互インダクタンスによるひずみが生じていた。新しいピン配置は、このひずみをなくした。出力ピンを1つ増やしたのも新しいピン配置の特徴である。帰還回路用の出力ピンを設けた。このピンによってプリント回路基板のレイアウトが簡単になるとともに、帰還回路の寄生素子を低減することでアンプの安定性が高められる。

8チャンネルの可変利得アンプ


 特定用途向けに集積度を高めたアンプICの好例が、米テキサス・インスツルメンツ社*の8チャンネル可変利得アンプIC「VCA8613」である。多チャンネルの画像処理に向けた。VCA8613の各チャンネルは、クランプ・ダイオード付き低雑音アンプと電圧制御アッテネーター、プログラマブル利得アンプ、2極の14MHz出力フィルターで構成した。低雑音アンプは8×10のシングル・エンド・クロスポイント・スイッチにも接続されている。このクロスポイント・スイッチはシリアル・インターフェースを通じてプログラムでき、連続波出力を発生する。低雑音アンプの利得帯域幅積は70MHzである。5MHzにおける雑音電圧密度は時分割利得制御モードのときに1.2nV/√Hz、連続波出力モードのときに1.6nV/√Hzである。
 電圧制御アッテネーターは減衰量を29/33/36.5/40dBレンジにプログラムできる。プログラマブル利得アンプは、利得を21dBあるいは26dBに設定可能である。消費電力はチャンネル当たり75mWである。電源電圧は3V。パッケージは64ピンTQFPである。価格は、1000個購入時の米国における単価が25.40米ドル。
 米リニアテクノロジー社*は、入力換算雑音電圧密度が0.95nV/√Hzで入出力の振幅が電源電圧いっぱいのオペアンプICファミリー「LT6200/LT6200-5/LT6200-10/LT6201」を供給している。医療診断装置や通信装置、オプトエレクトロニクス機器向けである。高速品であるLT6200-10は利得帯域幅積が1.6GHz、スルー・レートが450V/μs。10以上の利得で安定に動作する。中速品であるLT6200-5は利得帯域幅積が0.8GHz、スルー・レートが250V/μsと性能は下がるものの、利得が5でも安定に動作する。標準品であるLT6200とデュアル・オペアンプのLT6201は、いずれも単一利得で安定に動作する。利得帯域幅積は165MHzである。
 LT6200ファミリーのひずみは1MHzのときに−80dBである。直流オフセット電圧は1mV以下。電源電圧は2.5〜12.6Vの単極あるいは双極である。性能仕様は電源電圧が3V、5V、±5Vのときに規定されている。価格は1000個購入時の米国における単価が1.50米ドルから。
 米インターシル社*のエランテック事業部は、従来から高速アンプICのベンダーとして知られている。同社は低雑音オペアンプIC「EL5132」を販売中である。計装機器や通信機器、画像処理機器に向けた。入力換算雑音電圧密度は0.9nV/√Hz。利得帯域幅積は6.7GHz。利得が10で安定に動作する。スルー・レートは1000V/μsである。消費電流は11mA。電源電圧は5〜12Vあるいは±2.5〜±5V。価格は1000個購入時の米国における単価が1.05米ドル。
 米ナショナル セミコンダクター社*は、低雑音オペアンプIC「LMH6624/6626」を供給中である。LMH6624はシングル、LMH6626はデュアルのオペアンプであり、いずれも入力換算雑音電圧密度0.92nV/√Hzとスルー・レート350V/μsの性能を有する。利得帯域幅積はそれぞれ1.5GHzと1.3GHz。10MHzで100Ω負荷を駆動した場合に2次高調波ひずみは−63dBc、3次高調波ひずみは−80dBc。
 電源電圧は5〜12Vあるいは±2.5〜±6V。アンプ1個当たりの消費電流は16mA。価格は1000個購入時の米国における単価がそれぞれ1.67米ドルと1.99米ドル。
 本稿では、低雑音アンプICの代表的な例を挙げたにすぎない。そのほかの製品情報については各ベンダーのウエブ・サイトを参照されたい。
tanθ変換で雑音の帯域幅を計算

 「周波数帯域幅」という用語を使うときはたいてい、「−3dB」という前提を含んでいる。ほとんどの場合、信号電力が半分に低下する周波数までで、帯域幅を定義しているからである。実際には、帯域幅の外側にも信号電力が存在している。
 一方、雑音の周波数帯域幅Δfは、実際の周波数範囲である。ほとんどの場合、雑音は電力ではなく電圧で記述する。周波数帯域幅Δfを表現する式は電圧利得で書き直すと便利である。

 ここでAV(f)は電圧利得、AVOはピーク利得である。積分範囲は−3dBの周波数よりも広いので、雑音の周波数帯域幅は常に、信号の周波数帯域幅よりも大きくなる。
 例題として、単一極の低域通過フィルターを考えよう。

 ここでfcは−3dBコーナー周波数である。電圧利得の絶対値は、周波数の関数として次式で与えられる。

 従って雑音の周波数帯域幅は次式で表現できる。

 ただし式Cでは無限大まで積分しなければならず、時間がかかり過ぎる。自分の寿命が尽きないうちに解を得たいと考えるのが普通だろう。そこで近似を利用する。変数を次のように変換すれば、簡単な計算で正確な解を得られる*A-1)

 こうすると、積分範囲が0からπ/2に変わる。式Dおよび式Eを式Cに適用すると、次式が得られる。

 三角関数の公式sec2θ=1+tan2θを使うと、式Fは簡単に計算できる。

 この式から、雑音の周波数帯域幅は信号の周波数帯域幅よりもπ/2倍だけ大きいと分かる。変数を変換するこの手法は、ほかのフィルターにも適用できる。例えば1対のフィルターをバッファーで接続して相互作用を防ぐ場合がある(図A-1)。このフィルターの利得関数は次式で与えられる。

 これを単一極の場合と比較すると、フィルターの雑音周波数帯域幅は次式のようになる。

 変数を同様に変換すると、厳密な解を得られる。

 ただし遮断周波数fCは、個々の極の−3dBコーナー周波数であり、フィルター全体の−3dBコーナー周波数ではないことに注意する。ここでシステムの周波数帯域幅fSと、システムの雑音周波数帯域幅を次式で計算できる。

 式Jと式Lを組み合わせると、次の結果を得られる。

 テスト・ベンチで雑音を測定するときは、被測定機器とテスト装置、それから両者のインターフェース回路の遮断周波数特性に注意を払う必要がある。測定する周波数帯域幅と遮断特性を支配する要因を把握すれば、雑音の帯域幅を正確に計算し、計算結果を適切に解釈できる。測定系のそのほかの部分については、遮断周波数が測定周波数帯域よりも十分に高いことを確認しておかなければならない。またテスト装置とインターフェース回路による雑音フロアについても、考慮しておく必要がある。
▲本文へ戻る
低周波雑音は低雑音と異なる

 極めて低い周波数領域では、1/f雑音が問題となることが少なくない。半導体デバイスでは、1/f雑音は結晶欠陥と表面準位によって起こる*B-1)*B-2)。回路トポロジーによって1/f雑音を抑える手法は、システム伝達関数にゼロを加えることに限られる。この手法はベースバンド用途を除けば、効果的な場合がある。ただし信号の周波数スペクトラムが直流付近まで存在している場合は、回路動作が始まるまでの遅延時間を長引かせる。非対称入力では大きな問題となりかねない。
 ドリフトの問題はかなり容易に処理できるにもかかわらず、設計者は雑音の検討時にドリフトを無視することが少なくない*B-3)。システム伝達関数の誤差を注意深く解析すると、オフセット・ドリフトは低周波雑音として識別されることが多い。例えば、PTAT(絶対温度比例:proportional-to-absolute-temperature)電流源は、バイポーラの入力段をバイアスする。バイポーラ入力段は一定の相互コンダクタンスで動作しなければならない。チップ温度が変化すると、入力バイアス電流も変化する。そこで非反転入力と反転入力が同じインピーダンスとなるように設計し、オフセット電圧によるバイアス電流とそのドリフトを打ち消す。
 オフセット電圧は、信号が直流付近に大きなエネルギー成分を含んでいない場合でも、問題となることがある。例えば画像処理や音声処理といった用途では、大きなダイナミック・レンジを確保する必要があるため、可変利得回路を使う。可変利得回路の中には、ステップ状に分布した離散的な利得の値を選択するものがある。
 入力オフセット電圧VOSが存在しているときにこういったアンプが利得をΔGだけ変更すると、出力はVOS・ΔGだけ変化して雑音となる。この雑音は、ジッパー雑音(zipper noise)と呼ばれている。この名称は、オーディオ・システムの出力が離散的なステップで切り替わるときに発生する音に由来する。

用語解説 / 会社情報
*1)参考文献
ジョシュア・イズラエルソン、「雑音の基礎(前編)」、EDN Japan、2004年7月号、no.41、pp.45-51.
http://www.ednjapan.com/content/issue/2004/07/feature/feature01.html
▲本文へ戻る
*2)参考文献
Motchenbacher, CD and JA Connelly, Low-Noise Electronic System Design, Wiley, 1993.
▲本文へ戻る
【米アナログ・デバイセズ社】
Analog Devices, Inc.
同社のホームページ・アドレスは下記の通り。
http://www.analog.com/
国内連絡先はアナログ・デバイセズ。同社のホームページ・アドレスは下記の通り。
http://www.analog.co.jp/
▲本文へ戻る
*3)
EDN Japan、2003年11月号、p.28にAD8099の概要を掲載。
▲本文へ戻る
【米テキサス・インスツルメンツ社】
Texas Instruments Inc.
同社のホームページ・アドレスは下記の通り。
http://www.ti.com/
国内連絡先は日本テキサス・インスツルメンツ。同社のホームページ・アドレスは下記の通り。
http://www.tij.co.jp/
▲本文へ戻る
【米リニアテクノロジー社】
Linear Technology Corp.
同社のホームページ・アドレスは下記の通り。
http://www.linear.com/
国内連絡先はリニアテクノロジー。同社のホームページ・アドレスは下記の通り。
http://www.linear-tech.co.jp/
▲本文へ戻る
【米インターシル社】
Intersil Corp.
同社のホームページ・アドレスは下記の通り。
http://www.intersil.com/
なお同社は、2002年に米エランテック・セミコンダクター社を買収し、エランテック事業部とした。
▲本文へ戻る
【米ナショナル セミコンダクター社】
National Semiconductor Corp.
同社のホームページ・アドレスは下記の通り。
http://www.national.com/
国内連絡先はナショナル セミコンダクター ジャパン。同社のホームページ・アドレスは下記の通り。
http://www.national.com/JPN/
▲本文へ戻る
*A-1)参考文献
A. Motchenbacher, CD and JA Connelly, Low-Noise Electronic System Design, Wiley, 1993.
▲本文へ戻る
*B-1)参考文献
Lundberg, Kent H, "Noise sources in bulk CMOS," http://web.mit.edu/klund/www/CMOSnoise.pdf
▲本文へ戻る
*B-2)参考文献
ジョシュア・イズラエルソン、「雑音の基礎(前編)」、EDN Japan、2004年7月号、no.41、pp.45-51.
http://www.ednjapan.com/content/issue/2004/07/feature/feature01.html
▲本文へ戻る
*B-3)参考文献
Williams, Jim, Linear Technology, interview, November 2003.
▲本文へ戻る
雑誌無償購読申込み ニュースレター登録 この記事に対する感想/ご意見
Reed Electronics Group
Electronic BUSINESS Japan | Design News Japan | Semiconductor INTERNATIONAL | DETAIL JAPAN
EDN Japanについて | 広告掲載について | サイトマップ | お問合せ
 Copyright (C) 2000-2007 Reed Business Information Japan K.K. 
個人情報に関する方針 | 著作権・リンクについて | 会社情報