スイッチング・レギュレーターのボード・レイアウト技術

2004年5月号

スイッチング・レギュレーターのボード・レイアウト技術

スイッチング・レギュレーターの性能は、回路に用いる部品の特性だけでは決まらない。その性能はボードのレイアウトによっても大きく左右される。どのように部品を配置すればより高い性能が得られるか。配線パターンや接地パターンはどうレイアウトすればよいのか。本稿では、こうしたボード・レイアウト技術の基本を説明する。この基本を熟知しておけば、さまざまなタイプのスイッチング・レギュレーター回路に応用できるだろう。

ジェイ・スコーリオ＊1)	米マキシム・インテグレーテッド・プロダクツ社
Jay Scolio	Maxim Integrated Products, Inc.

　スイッチング・レギュレーター回路の役割は、負荷に対してある一定の電圧を安定に供給することである。スイッチング・レギュレーター回路を載せるプリント基板（ボード）のレイアウト設計を行う際には、この事実を頭の片隅に置いておくとよい。
　安定した電源回路を実現するためには、回路の接地方法に最大の注意を払う必要がある。ボードの接地（グラウンド）は完全でないと決めてかかるべきである。グラウンドは常に理想的というわけではない。このためボード・レイアウトでグラウンドをどう処理するかがレギュレーター回路全体の性能を大きく変えてしまう。また、レギュレーター回路に不可欠な安定化部品をどこに配置するかについても十分な注意が必要である。

グラウンドの不完全性を理解する

　回路図を作成する際、グラウンド記号を多用するのは危険である。特に、技術経験の浅いエンジニアには注意を促したい。グラウンド記号はボードのグラウンドが理想的であるという錯覚を与えやすい。試しに回路図からグラウンド記号を一掃してみてほしい。グラウンド電位に接続したいノードをグラウンド記号につなぐ代わりに、そのノードから線を引き出して、その線を電源や電池のマイナス端子まで引っ張ってみる。

　こうすれば、長く引っ張られた線がグラウンド・プレーンやグラウンド・パターンを連想させてくれる。このためグラウンドが理想的でないと直観的に理解できるだろう。さらに、電流がグラウンド・プレーンやグラウンド・パターンの抵抗成分とインダクタンス成分を介して電源に戻っていくことや、電源に戻る過程で電圧降下を生じることも理解できるはずだ。グラウンドの電位は理想的な「0V」にはならないのである。
　図1にスイッチング・レギュレーター方式の昇圧型DC-DCコンバーターの回路例を示した。この図を使って、グラウンドの不完全性を考慮したレイアウトが必要な理由を説明しよう。
　この回路が安定した一定の電圧を出力できるかどうかは、レギュレーター制御ICが内蔵した基準電圧源と、フィードバック（FB）端子に接続したフィードバック抵抗の両方に依存している。出力電圧を安定させるには、レギュレーター制御ICに出力電圧の値を正確にフィードバックしなければならない。このためには、基準電圧源、2個のフィードバック抵抗で構成した抵抗分圧器、出力コンデンサー（C_OUT）の3つが同一のグラウンド電位を基準にしている必要がある。
　具体的には、基準電圧源の接地であるアナログ・グラウンド（AGND）端子の電位と、抵抗分圧器のグラウンド側電位が、出力コンデンサーのグラウンド側端子の電位に等しくなければならない。出力コンデンサーのグラウンド側端子の電位は重要である。スイッチング・レギュレーターの出力負荷（R_LOAD）は通常、出力コンデンサーの後段に接続されるからだ。
　レギュレーター制御ICに出力電圧値を正確にフィードバックしなければならない理由は、もう1つある。レギュレーター出力にジッターが生じないようにするためである。レギュレーター制御ICは、出力電圧の交流的変動に正確に追従したフィードバック信号をFB端子で受け取ることでジッターの発生を抑えている。

部品の配置に注意する

　グラウンドの設計に加えて、スイッチング・レギュレーター回路の構成部品を適切に配置することも重要である。例えば、レギュレーター制御ICの基準電圧源（REF）端子に外付けするバイパス・コンデンサーは、REF端子に近接してレイアウトする。基準電圧源に重畳された雑音が出力電圧に影響を与える可能性があるからだ。また、このバイパス・コンデンサーのグラウンド側端子は、レギュレーター制御ICのアナログ・グラウンド端子の電位と抵抗分圧回路のグラウンド側端子の電位と同じ、安定したグラウンド電位に接続しておく必要がある。この安定したグラウンドをアナログ接地領域と呼ぶことにする。
　さらにアナログ接地領域は、スイッチング素子を接続するグラウンド、すなわちパワー接地領域から切り離しておくことが重要である。ただしこのパワー接地領域とアナログ接地領域は、ボード上のどこかで接続する。
　ではなぜ2つの接地領域を分離しておく必要があるのだろうか。大振幅のスイッチング電流がアナログ接地領域を介してスイッチング・レギュレーター回路の入力電圧源（電池や電源回路）に帰還してしまうのを防止するためである。パワー接地領域には、スイッチングによって大振幅のスイッチング電流が流れている。このスイッチング電流がグラウンド・パターンの抵抗成分とインダクタンス成分に流れると、グラウンド・パターン上に電圧変化が生じてしまう。すなわち雑音が発生することになる。
　スイッチング・レギュレーター回路の中で、パワー・セクションから発生する雑音が大きいと説明した。そこでこのパワー・セクションに着目して、このセクションをほかの回路セクションと切り離す方法を考えてみる。
　図2に、スイッチング・レギュレーター回路のパワー・セクションにおける2つの電流経路を示した。電流はMOS FETがオンしているときは入力ループに流れ、オフしているときは出力ループに流れる。それぞれの電流ループにおいて、そのループを構成する部品を互いに近接させて配置すれば、スイッチング電流をパワー・セクションに閉じ込められる。つまり、アナログ接地領域に接続した部品のグラウンド帰還経路（リターン・パス）とは別の領域にスイッチング電流をとどめておける。
　以上のことから、入力ループについてはC_INとL₁、Q₁を互いに近接させて配置する。同様に出力ループについてはC_INとL₁、D₁、C_OUTを近接させる。このように電流ループを意識すれば、どの部品同士を近くに配置するべきかを判断できる。
　ただし、実際のボード・レイアウトではある程度の妥協を求められることが多い。先に述べた2つの電流ループの構成部品をレイアウトする際にも妥協が必要になるだろう。近くに配置したい部品同士を実際には近接して配置できない場合、どちらのループのどの部品にスイッチング電流が流れるかを判定する必要がある。その結果を基に、スイッチング電流が流れる部品の間の寄生インダクタンスを最小化することを最優先して部品を配置すればよい。

スイッチング電流による影響

　スイッチング・レギュレーター回路への入力電圧源が電池であっても、ほかの電源回路であっても、入力電圧源の抵抗値はゼロではない。このためスイッチング・レギュレーターによって入力電圧源から引き出されている電流が急速に変化した場合、入力電圧源からの供給電圧が変動してしまう。この電圧変動の影響を軽減するため通常は、先に述べた2つの電流ループのごく近傍に入力バイパス・コンデンサーを配置する。必要に応じてセラミック・コンデンサーと電解コンデンサーの2種類を並列に配置することもある。
　この入力バイパス・コンデンサーの役割は、大振幅のスイッチング電流をパワー・セクションに閉じ込めることである。パワー・セクションに供給する電圧を安定化することが目的ではない。パワー・セクション自体は入力電圧が変動したとしても十分安定に動作できるからである。パワー・セクションの近傍にバイパス・コンデンサーを配置することで、比較的雑音が少ない回路セクションにスイッチング電流が与える影響を小さくできる。
　スイッチング電流が安定な回路セクションに与える影響は大きく3つある。第1に、先に述べた通りパワー・セクションの帰還電流がアナログ接地領域に流れた場合に、グラウンド・パターンの抵抗成分およびインダクタンス成分によってグラウンド・パターン上にスイッチング雑音が発生してしまう。こうして発生したグラウンド雑音はスイッチング・レギュレーター出力の電圧誤差を増大させる。また、スイッチング・レギュレーター回路と同じボードに搭載した回路の中で、雑音に敏感な回路にも影響を与えてしまう可能性がある。
　第2に、スイッチング・レギュレーター回路への入力電圧源の正電圧配線パターン上のスイッチング雑音が、同じ配線パターンから電源供給を受けている部品すべてに伝わってしまう。この結果例えば、スイッチング・レギュレーター制御ICの基準電圧が変動する可能性がある。スイッチング・レギュレーター制御ICの電圧入力（V＋）端子にRCフィルターを付加すれば、入力バイパス・コンデンサーの両端にかかる電圧が変動しても基準電圧の変動をある程度は抑えられる。
　第3の影響は、スイッチング電流が流れる配線パターンの面積が大きくなると発生する。つまりこの状態ではスイッチング電流によって生成される磁界が広がり、これによって何らかの干渉が引き起こされる確率が高くなる。入力バイパス・コンデンサーをパワー・セクションの近くに配置すればスイッチング電流が流れる配線パターンの面積を小さくでき、干渉が発生する可能性を低くできる。
　このほか、抵抗分圧回路を構成する2つの抵抗を適切に配置しておかないと、雑音による問題が生じる可能性がある。2つの抵抗をレギュレーター制御ICのFB端子に近接させて配置する必要がある。こうすれば、抵抗分圧回路がスイッチング・レギュレーター制御ICにフィードバックする電圧に重畳される雑音を、実効的に無視できる大きさに抑えられる。実際には、2つの抵抗の中点からレギュレーター制御ICのFB端子までの配線がなるべく短くなるようにする。
　抵抗分圧回路はスイッチング・レギュレーター制御ICのFB端子を介してIC内の比較器に接続される。この比較器の入力と抵抗分圧回路はどちらも高インピーダンスである。このため、抵抗分圧回路とFB端子を結ぶ配線パターンは容量性結合などによってスイッチング雑音を拾ってしまいやすい。そこで、スイッチング・レギュレーター回路の出力（出力コンデンサーのプラス側端子）から抵抗分圧回路の上端までの配線と、抵抗分圧回路の下端から出力コンデンサーのグラウンド側端子までの配線を比較的長くしておく。こうすると、スイッチング・レギュレーター回路の出力インピーダンスが低いことを利用して、これらのFB端子周辺の配線パターンに結合する雑音を軽減できる。

寄生成分を最小化する

　スイッチング・レギュレーター回路のボード・レイアウトでは、配線パターンやグラウンド・パターンなどによる寄生容量と寄生インダクタンスを最小化することが重要である。ただしレイアウトのすべての部分においてこの最小化を実践する必要はない。回路には寄生容量を抑えるべき場所と、寄生インダクタンスを抑えるべき場所がそれぞれ存在する。順番に確認してみよう。まず、寄生容量を最小化する必要があるのは、電圧が急激に変化する場所である。寄生容量が大きいと、電圧変化に追従できなくなってしまう。
　図1の回路で電圧が急激に変化するノードを探すと、インダクターとダイオード、MOS FETの3つが接続されているノードが見つかる。このノードが、スイッチング・レギュレーター回路において唯一、電圧の変化速度が高い場所である。このノードの電位はMOS FETがオン状態ではグラウンド電位付近にある。MOS FETがオフ状態になると、出力電圧からダイオードの順方向電圧だけ高い電位まで急速に上昇する。従って、このノードの寄生容量が最小となるようにボード上の配線パターンを設計する必要がある。
　寄生容量によってこのノードの電圧変化速度が低下してしまうと、スイッチング・レギュレーター回路の変換効率も低下してしまう。このノードの配線パターンを小さくしておけば、寄生容量を抑えられるだけでなく、配線パターンから放射される放射電磁雑音 （EMI＊）も抑圧できる。ただし、寄生容量を小さくするために細い配線パターンを使用することは避けるべきである。その代わりに、幅が広く、長さが短い配線パターンを採用することが重要である。
　次に、寄生インダクタンスを最小化すべき場所を探す。今度は電流が急激に変化するノードを見つけ出せばよい。配線パターンのインダクタンス成分が大きいと、電流の急激な変化に追従できないからである。さらに寄生インダクタンスの大きな配線パターンに変化の速い電流が流れると、スパイクやリンギングといった電圧雑音を発生させてしまう。この結果、EMIの問題を引き起こす可能性がある。また、リンギングの電圧振幅は回路の構成部品に電気的な損傷を与えるのに十分なほど大きくなることがある。
　図3は回路内の3つのブランチに流れる電流の波形を示している。電流I₁は変化が比較的遅い。大きなインダクタンス（L₁）がすでに存在していることからも、配線パターンによる寄生インダクタンスは問題にならない。また入力コンデンサーC_INにも、変化の速い電流は流れない。C_INに流れる電流はインダクター電流（I₁）の交流成分であるからだ。なお、インダクター電流の直流成分は入力電圧源（電池やほかの電源回路）から供給される。
　一方、電流I₃は急激に変化するため、MOS FETのソース端子とグラウンドの間のインダクタンスが問題になる。このインダクタンスは、I₃のリターン・パス（MOS FETのソース端子から入力コンデンサーのグラウンド側端子に至る経路）内に存在する寄生インダクタンスを合計したものである。すなわちMOS FETのリード線のインダクタンスや、配線パターンのインダクタンスなどをすべて含んだ値である。
　MOS FETがオフした際に発生する電流I₂も変化が速い。この電流はダイオードD₁と出力コンデンサーC_OUT、およびグラウンド・リターン・パスの配線パターンを介して流れる。従って、D₁とC_OUT、グラウンド・リターン・パスの寄生インダクタンスを小さくする必要がある。
　出力負荷（R_LOAD）のリード線のインダクタンスは問題にならない。出力コンデンサーの静電容量が十分に大きく、かつ等価直列抵抗 （ESR＊）が十分に小さければ、出力コンデンサーにかかる電圧は比較的安定しているからである。出力負荷に流れる電流が大きく変化することはない。このことから、出力負荷の抵抗値が動的に変化しない限りは、出力負荷のインダクタンスの大きさは問題にならないといえる。

グラウンド・パターンの最適化

　スイッチング・レギュレーター回路には、何通りかのグラウンド・パターン設計方法がある。1つは、グラウンドに接続したいノードすべてを単一のグラウンド・プレーンにつないでしまう方法である。これは最善の方法ではない。この方法だと、スイッチング・レギュレーター回路のパワー・セクションからの接地電流が、レギュレーター制御ICに接続したバイパス・コンデンサーと抵抗分圧回路、レギュレーター制御ICのアナログ・グラウンド（AGND）端子の接地電流として単一のグラウンド・リターン・パスに流れてしまう。この結果、グラウンド電位を大きく変動させてしまう可能性がある。
　最善の方法は、グラウンドをパワー接地領域とアナログ接地領域の2つに分離することである（図4）。パワー接地領域には、入力コンデンサーおよび出力コンデンサーのグラウンド側端子と、MOS FETのソース端子を接続する。このとき配線パターンは幅を広く、長さを短くする。こうすると抵抗成分を小さくでき、その結果、効率を改善できる。
　アナログ接地領域にはレギュレーター制御ICのアナログ・グラウンド（AGND）端子と抵抗分圧回路のグラウンド側端子、レギュレーター制御ICに接続したバイパス・コンデンサー（入力バイパス・コンデンサーC_INは除く）のグラウンド側端子を接続する。
　このアナログ接地領域は必ずしも単一の配線層でなくてもよい。配線パターンが長くなったり、分岐したりしてもスイッチング・レギュレーター回路全体の特性にほとんど影響を与えない。アナログ接地領域に流れる帰還電流が比較的小さく、その大きさが一定であるからである。電流の急激な変化は起こらない。従って、配線パターンの抵抗成分やインダクタンス成分があまり問題にならない。
　スイッチング・レギュレーター制御ICのAGND端子とパワー・グラウンド（PGND）端子は図4（a）に示すように接続する。つまりアナログ接地領域とパワー接地領域をこれらの端子の場所で接続することになる。こうすれば、スイッチング電流がアナログ接地領域を還流してしまうのを防止できる。AGND端子とPGND端子を接続するパターンは比較的細くなってもよい。このパターンには実質的にほとんど電流が流れないからである。
　AGND端子を出力コンデンサーC_OUTのグラウンド側端子に直接接続できれば理想的である。ところがほとんどのスイッチング・レギュレーター制御ICでは、2つのグラウンド端子同士を直結するように指示されている。そうしておかないと、2つのグラウンド端子の電位差が大きくなった際に両グラウンド端子間に接続されているダイオードがオンしてしまい、誤動作を引き起こす可能性があるからである。
　PGND端子からC_OUTまでの配線パターンの長さを短く、幅を広くしておけば、抵抗分圧器とスイッチング・レギュレーター制御IC内蔵の基準電圧源はともに、スイッチング・レギュレーター回路の出力電圧と同じグラウンド電位を基準に動作することになる。抵抗分圧器と基準電圧源は出力電圧を設定するために用意されているので、基準となるグラウンド電位を出力電圧と同じにしておくことが非常に重要である。
　市販のスイッチング・レギュレーター制御ICには、グラウンド端子を1つしか備えない品種もある。図4（b）と図4（c）はそういったICを使用する場合のレイアウト方法を示したものだ。
　スイッチング・レギュレーター回路の中には、スイッチング・レギュレーター制御ICをバイパスするために設置するコンデンサーもある。そうしたコンデンサーはアナログ接地領域あるいはパワー接地領域のいずれにも接続してはならない。例えば、スイッチング・レギュレーター制御ICのV＋端子に付加するRCフィルターのコンデンサーが挙げられる。このコンデンサーのグラウンド側端子はアナログ接地領域に接続するには雑音が大きすぎる。一方でパワー接地領域はこのコンデンサーにとって雑音が大きすぎる。
　そこで、こうしたコンデンサーはスイッチング・レギュレーター制御ICのAGND端子とPGND端子を直結している配線パターンに直接接続する必要がある。スイッチング・レギュレーター制御ICにグラウンド端子が1本しか用意されていない場合は、そのグラウンド端子に直結すればよい。
　最後に、ボードの配線層の数がボード・レイアウトにおいて果たす役割について説明する。多層配線ボードでは、内層のどれかをシールド層として使用できる。シールド層を設けておいて、大きな雑音を発生する部品と雑音の影響を受けやすい部品をそれぞれ表面層と裏面層に分けて実装すれば、部品同士の相互干渉を抑えられる。
　シールド層を設ける場合、パワーを扱う部品のグラウンド側リード線がシールド層を貫通しないように注意する。パワー部品の電流がどこに流れ、回路全体の特性にどんな影響を与えるかを把握できるようにしておくべきであるからだ。従ってパワー部品のグラウンド側リード線は、ほかのグラウンド・パターンから分離したグラウンド・パターンを用意して接続した方がよい。
　また、ボードの層数に関係なく、パワー部品のグラウンド・パターンはボードの最上層に設けるべきである。ビア・ホールを使用する必要がなくなるからだ。これが不可能な場合は、パワー部品をほかのグラウンド・パターンから分離した銅パターンにいったん接続し、その銅パターンから別の層に用意したグラウンド・パターンにビア・ホールを利用して接続する。このときグラウンド・パターンの抵抗成分とインダクタンス成分を小さくするため、ビア・ホールはできるだけ数多く用意する。

用語解説 / 会社情報

＊1）
ジェイ・スコーリオ氏は現在、米マキシム・インテグレーテッド・プロダクツ社でテクニカル・エディトリアル部門のマネジャーを務めている。エレクトロニクス専門誌に技術記事を寄稿するほか、同社がユーザー向けに提供する技術文書の執筆などを担当している。米カーネギーメロン大学で電気工学の学士号を取得した。

▲本文へ戻る

【EMI】
electromagnetic interference
電磁波妨害

▲本文へ戻る

【ESR】
equivalent series resistance
等価直列抵抗

▲本文へ戻る


雑誌無償購読申込み	ニュースレター登録	この記事に対する感想/ご意見


	Reed Electronics Group
	Electronic BUSINESS Japan　\|　Design Ｎews Japan　\|　Semiconductor INTERNATIONAL　\|　DETAIL JAPAN


	EDN Japanについて　\|　広告掲載について　\|　サイトマップ　\|　お問合せ

		Copyright (C) 2000-2007 Reed Business Information Japan K.K.

	個人情報に関する方針　\|　著作権・リンクについて　\|　会社情報