デカップリングの新設計法、実装の工夫で高い効果を得る

2004年4月号

デカップリングの新設計法、
実装の工夫で高い効果を得る

電源回路のデカップリング素子として使われる積層セラミック・コンデンサー。従来は、このコンデンサーの等価直列インダクタンス（ESL）や周波数特性などに注目して電源デカップリング回路を設計するのが常とう手段だった。太陽誘電では、こうした特性に加えて、実装場所（部品レイアウト）に注目してデカップリング設計する手法を検討中だ。電流相殺効果や分布定数回路の考え方を導入することで、高いデカップリング特性が得られる一例を紹介する。（本誌）

清水政行、風間智、池永倫和	太陽誘電
Masayuki Shimizu, Satoshi Kazama, Tomokazu Ikenaga	Taiyo Yuden Co.,Ltd.

　電源回路からプロセッサーに電力を運ぶ電源供給路（配線）の周辺には、多くの電子部品が搭載されている。DC-DCコンバーターやコンデンサー、インダクターなどである。この中で特に目を引くのは、コンデンサーである。プロセッサーの周辺には、多くのコンデンサーが実装されているからだ。
　こうした多くのコンデンサーが果たす役割は大きく分けて3つある。1つは、供給電圧に重畳された雑音を平滑化する役割。この雑音は電源回路（DC-DCコンバーター）で発生するスイッチング雑音である。2つ目は、プロセッサーで発生する高周波雑音がプリント基板全体に流出することを防止する役割。一般に、この役割を「デカップリング」と呼ぶ。文字通り、プロセッサーとそのほかの回路との結合を断つ役割である。3つ目は、プロセッサーの動作モードが切り替わり短時間のうちに大量の電流を供給する必要がある場合に、電流を補充して電圧降下の発生を防ぐ役割である。

　この3つの役割のうち、2つ目に関しては、コンデンサーが有する等価直列インダクタンス （ESL＊）の値が、デカップリングの効果に大きな影響を与える ＊1）。ESLの値が大きいと、コンデンサーの自己共振周波数を超える高周波領域の雑音を低く抑えることが難しくなってしまうからだ。こうした高周波雑音がプリント基板全体に流出すると、さまざまな問題の原因となる。例えば、配線を流れる信号に重畳して波形を乱したり、放射電磁雑音（EMI）の発生源になったりする。
　そこで最近では、ESLの値を小さくするために、コンデンサーの素子形状の工夫が盛んに行われている。例えば、積層セラミック・コンデンサーの長手方向に電極を形成した「フリップ・タイプ」や、複数のコンデンサーを1チップに搭載した「アレイ・タイプ」などの採用である。
　こうした積層セラミック・コンデンサーを使うことでも、デカップリング特性を高めることができる。しかし今回は、積層セラミック・コンデンサー単体の特性だけに頼るのではなく、その実装場所（部品レイアウト）を工夫することで、より高いデカップリング効果を得る方法を紹介する。具体的には、「電流相殺」と呼ぶ効果や、分布定数線路の考え方を導入する方法である。

高周波電流の向きを考慮する

　まず複数の積層セラミック・コンデンサーを使って電源デカップリング回路を構成する場合、コンデンサーの実装場所（部品レイアウト）の違いによって、デカップリング特性がどのように変化するかについて説明する。なおデカップリング特性は、SパラメーターのS21（透過特性）で評価した。
　実験に使用した積層セラミック・コンデンサーは、「3216タイプ（外形寸法は3.2mm×1.6mm×1.6mm）」である。静電容量は22μFで、温度特性は F特性＊の品種を使った。コンデンサーを実装するプリント基板は、マイクロストリップ線路を作り込んだものだ（図1）。ただし、信号を伝送する配線の両側には、接地面を設けて、いわゆる「ウエーブ・ガイド付きマイクロストリップ構造」を形成した。このプリント基板を、ここでは単に「MSL治具」と呼ぶ。
　今回は、部品レイアウトが異なる3つの場合について実験を行った（図2）。実験モデル（2-1）はMSL治具に積層セラミック・コンデンサーを1つだけ実装した場合、同（2-2）は2つの積層セラミック・コンデンサーを信号配線に対して並列に実装した場合、同（2-3）は2つの積層セラミック・コンデンサーを信号配線に対して向かい合わせに実装した場合、である。デカップリング特性の測定には、ベクトル・ネットワーク・アナライザーを使用した。実験結果が図3である。S21を測定しているため、その値が低ければ低いほどデカップリング特性が良好と言える。すなわちプリント基板への高周波雑音の流出を抑えられる。従って、デカップリング特性が最も良好なのは、同（2-3）の場合である。
　なぜ同（2-3）の場合が、デカップリング特性が最も良好なのか。その理由は、高周波電流の流れる向きにあると考えられる（図4）。信号配線に対して向かい合わせで実装した積層セラミック・コンデンサーには、それぞれに逆向きの高周波電流が流れる。電流が流れれば、磁界が発生する。このときに発生した両者の磁界は、電流の向きが逆であるため、打ち消し合うように働く。この結果、実際に流れる電流量が減少したと考えられる。これを電流相殺効果と呼ぶ。
　一方の同（2-2）の場合は、実装した積層セラミック・コンデンサーの個数は同じだが、それぞれのコンデンサーに流れる電流が作る磁界は強め合うように働く。従って、電流相殺効果は起こらない。このためデカップリング特性を高めることができなかった。

電流相殺を積極活用

　電流相殺効果を積極的に利用した場合に、どの程度デカップリング特性の向上が期待できるのかを実証する。
　図5に示すプリント基板を使って実験を行った。このプリント基板の特徴は、信号配線と接地（GND）配線を交互に配した点にある。使用した積層セラミック・コンデンサーは、「0603タイプ（外形寸法は0.6mm×0.3mm×0.3mm）」で、静電容量は0.1μFである （B特性＊）。このコンデンサーを1つだけ実装した場合（実験モデル（6-1））と4つ実装した場合（同（6-2））とを比較した（図6）。
　測定結果は図7である。同（6-2）の場合は、同（6-1）の場合に比べて、100MHz以上の高周波領域でS21の値が20dB程度低いという結果が得られた。この理由は、電流相殺効果によって、デカップリング特性が向上したためだと考えられる。
　そこで電流相殺効果の大きさを確認するために、実験モデル（6-1）と同（6-2）のS21測定結果から、インダクタンス値を求めた。その結果、同（6-1）の場合は457pH、同（6-2）の場合は49pHと得られた（いずれも1GHzにおける値である）。インダクターを並列に4個接続したと考えると、同（6-1）の場合におけるインダクタンス値を並列数の4で割った値が同（6-2）の場合におけるインダクタンス値（理論値）になるはずだ。しかし、この理論値は454pH/4＝114pHとなり、測定値である49pHを大きく上回る。すなわち、114pHと49pHの差が電流相殺効果と言える。従って、プロセッサーの電源デカップリング回路のコンデンサー・レイアウトを図5のようにすれば、高いデカップリング効果を得られることになる。

コンデンサーを効果的に使う

　次に、電源デカップリング回路に分布定数線路の考え方を導入することで、デカップリング特性を高める方法を紹介しよう。
　今回は、複数の積層セラミック・コンデンサーを実装する場合、それぞれのコンデンサー間の距離を変えて、デカップリング特性がどのように変化するかを確認した。実験には「3216タイプ」で、静電容量が22μF（F特性）の積層セラミック・コンデンサーを4つ使用した。プリント基板は図1で示したものを使う。
　2つのレイアウトの場合で実験を行った（図8）。実験モデル（8-1）は、4個の積層セラミック・コンデンサーを両端に実装した場合である。同（8-2）は、4個の積層セラミック・コンデンサーを中央にまとめて実装した場合だ。
　S21の測定結果を図9に示す。同（8-1）の場合の方が同（8-2）の場合に比べて、コンデンサーの自己共振周波数である2MHz以上における周波数領域でデカップリング特性が良好であることが分かる。さらに同（8-1）と同（8-2）の場合における等価インダクタンスを、Zパラメーターを用いた（1）式で算出した。

この結果、同（8-1）の等価直列インダクタンスは11pH、同（8-2）は105pHと求まった。すなわち実装した積層セラミック・コンデンサーの個数は同じでも、実装場所（部品レイアウト）の違いで等価直列インダクタンスは大きく変わることが分かる。この原因は、コンデンサーの間にある信号配線にある。

シミュレーションで確認

　コンデンサーの間にある信号配線の影響を確かめるためにシミュレーションを行った。シミュレーションに使った回路モデルは図10である。この回路モデルにおいて、コンデンサーの間にある信号配線の長さを①0mm、②10mm、③100mmと変化させて解析した。
　解析結果を図11に示す。コンデンサーの間にある信号配線が長ければ長いほど、コンデンサーの自己共振周波数以上の周波数領域におけるデカップリング特性が良好になることが分かる。すなわち等価直列インダクタンスが低くなることが確認できる。
　この現象は、コンデンサー間にある信号配線をインダクタンスと見なして、分布定数回路を構成していると考えると理解しやすいだろう。コンデンサーの間に存在するインダクタンスが高周波成分に作用し、高周波電流が接地面に流れ込みやすい状況を作り出している。この結果、デカップリング特性が向上したのである。なおこの回路構成は、T型フィルター（LCLフィルター）やπ型フィルター（CLCフィルター）に似ている。
　しかし、コンデンサー間の信号配線は長ければ長いほど良いわけではない。長すぎると不都合が発生する。③の場合のS21特性を見ると、1GHz以上の領域に複数の共振現象が確認できる。共振現象が発生すると、その周波数成分が増幅されてしまい、結果として電源電圧のリップルとなって現れる。すなわち電源電圧が変動してしまうのだ。共振現象の発生は好ましくない。
　共振現象が起こる周波数は、（2）式で計算できる。

ここでlは線路長（m）、ε_effは実効誘電率である。　
　以上の結果から、コンデンサーを1カ所にまとめて実装するよりも、ある程度の間隔を空けて実装した方が、より良好なデカップリング特性が得られることが分かる。ただし空けすぎは禁物だ。コンデンサー間の信号配線長を十分に考慮する必要がある。

電流相殺と分布定数を活用せよ

　今回行った一連の実験で得られた知見は2つある。1つは、隣接した積層セラミック・コンデンサーに流れる電流の向きが逆になるように配置すること。2つ目は、積層セラミック・コンデンサーの間隔を空けて配置することである。すなわち「電流相殺効果」と「分布定数回路」を積極的に利用することだ。この2つの知見を考慮して実装場所（部品レイアウト）を設計すれば、今まで使っていた積層セラミック・コンデンサーをそのまま利用しても、従来以上のデカップリング特性を得られるようになる。
　例えば、電流相殺効果を利用する場合は、アレイ・タイプの積層セラミック・コンデンサーのフット・プリントを図5のように、信号と接地のパターンを交互に配置すればよい。これだけで、従来よりもデカップリング特性が向上する。

用語解説 / 会社情報

【ESL】
equivalent series inductance
等価直列インダクタンス

▲本文へ戻る

＊1）
プロセッサーの周辺に実装した多くのコンデンサーの役割として、本文中の3つ目の例として挙げた「電流補充」についても、ESL（等価直列インダクタンス）の影響はある。ESLは電流補充を瞬間的に遮るように働くからだ。従って、供給電圧の瞬時低下を引き起こし、プロセッサーの停止や誤動作を引き起こす可能性がある。

▲本文へ戻る

【F特性】
積層セラミック・コンデンサーの温度特性を表す表記。太陽誘電のF特性は温度が－25℃～85℃の範囲で、静電容量が+30％～－85％まで変化するタイプである。

▲本文へ戻る

【B特性】
積層セラミック・コンデンサーの温度特性を表す表記。太陽誘電のB特性は温度が－25℃～85℃の範囲で静電容量の変化率が±10％の品種である。

▲本文へ戻る

参考文献1）
碓井有三、「ボード設計者のための分布定数回路の全て」、2000年、pp.127-129、詳細はhttp://home.wondernet.ne.jp/~usuiy/book/book.htm
2）後藤憲一、山崎修一郎, 「詳細　電磁気学演習」、共立出版、1970年、pp.271-274

参考文献2）
後藤憲一、山崎修一郎, 「詳細　電磁気学演習」、共立出版、1970年、pp.271-274


雑誌無償購読申込み	ニュースレター登録	この記事に対する感想/ご意見


	Reed Electronics Group
	Electronic BUSINESS Japan　\|　Design Ｎews Japan　\|　Semiconductor INTERNATIONAL　\|　DETAIL JAPAN


	EDN Japanについて　\|　広告掲載について　\|　サイトマップ　\|　お問合せ

		Copyright (C) 2000-2007 Reed Business Information Japan K.K.

	個人情報に関する方針　\|　著作権・リンクについて　\|　会社情報