米アーク社、ARC 600でオーディオ分野に本格参入

2004年3月号

米アーク社、ARC 600で
オーディオ分野に本格参入

米アークインターナショナル社は、ユーザー・カスタム可能なプロセッサー・コアの最新版「ARC 600」を開発した。従来品に比べて最大動作周波数を45％高めている。このコアをデジタル・オーディオ・プレーヤー用にカスタマイズしたプロセッサー・コアと、オーディオ符号化復号化ソフトウエアを組み合わせたプロセッサー製品も開発し、出荷を始めた。さらに開発ツールを改良し、使いやすくした。

トム R. ハーフヒル	米マイクロプロセッサー・レポート誌＊　シニア・エディター
Tom R. Halfhill	Microprocessor Report Senior Editor

Microprocessor Reportとは
プロセッサー技術の専門ニュースメディア

　米Microprocessor Report誌（英文）は、EDN Japanと同じリード・エレクトロニクス・グループが発行しているプロセッサー技術の専門ニュースメディアです。米Microprocessor Report誌のご好意により、同誌のニュース解説記事をEDN Japanは毎月独占翻訳掲載しています。
　このほどEDN Japanは、Microprocessor Report誌のご購読受け付け業務を日本国内在住の皆さまに向けて開始しました。プロセッサー技術の詳細を誰よりも早く入手できる専門メディアをこの機会にお試しください。

　米アークインターナショナル社（以下、アーク社）＊は、ユーザー・カスタム可能なマイクロプロセッサー・コアのライセンス供与を始めた最初の企業である。しかし現在、その事業は成功しているとは言い難い。しかも新たな競争相手が相次いで登場している状態である。
　カスタマイズ可能なプロセッサー・コアの市場で主導権を取り戻すため、同社は製品系列を手直しした。仕様を定義済みのプロセッサー・コアを用意することによって、より広い範囲のユーザーを取り込もうとしている。この戦略における最も重要な製品を、最近同社は発表した。従来の主力品種「ARCtangent-A5」の後継となるプロセッサー・コア「ARC 600」である ＊1）。
　ARC 600コアは、静的 分岐予測機構＊と消費電力低減機能を備える。クロック周波数は290MHz（0.13μm製造技術）と従来比で45％も高めた。ARC 600コアはARCtangent-A5と同じ、32ビットの論理合成可能なRISCプロセッサーである。ユーザーは特定用途向けにプロセッサーの仕様を定義し、機能を拡張し、システムLSIやFPGAなどにこのコアを実装できる。
　ARC 600の命令セット・アーキテクチャーは、従来品のARCtangent-A5と同じ「ARC　ompact」である。すなわちソフトウエアはバイナリー互換になる。もちろん再コンパイルすることによってARC 600では処理性能が高まる。なおARCompactは、16ビット長の命令と32ビット長の命令が混在する命令セット・アーキテクチャーである。
　ハードウエア開発ツールは一新した。ユーザーがアプリケーション向けにARC 600をより容易に最適化できる。グラフィックス表示のプロセッサー仕様定義ツール（プロセッサー・コンフィギュレーション・ツール）は従来、「ARChitect」が用意されていた。今回、ARC 600コア用に「ARChitect 2」と呼ぶツールを開発した。このツールを使うと、ARC 600コアの論理合成可能なモデルとカスタム拡張部の結合作業が簡単になる。
　ハードウエアとソフトウエアの協調シミュレーション・ツールも用意した。ARC 600の命令セット・シミュレーターを、ソフトウエア・デバッガーおよび RTL＊シミュレーターとともに動かせる。
　ソフトウエア・プログラマーは、さらに良いツールを入手できる。同社はARC 600用に、「メタウエア（MetaWare）」ブランドのソフトウエア開発ツール・チェーンを全面改良した。ARC 600の深いパイプラインと静的分岐予測機構に対応してコンパイラーを最適化するといった改善が含まれている。

仕様定義済みのコアも供給

　アーク社はさらに、プロセッサー製品「ARC 600 Digital Audio Platform（デジタルオーディオプラットフォーム）」のライセンス供与を開始した ＊2）。MP3＊プレーヤーをはじめとする携帯型デジタル・オーディオ機器向けのハードウエア拡張を追加した仕様定義済みのARC600コアと、符号化復号化処理ソフトウエアで構成されている。なお仕様を定義済みのコアとしてはこれまで、過去の製品である「ARCtangent-A4」の仕様定義済み派生品をFPGA用に供給したことがあっただけである。

　現在、ユーザーの多くは、カスタマイズされたプロセッサー・コアと周辺回路コア、ミドルウエア、開発ツール、システム・ソフトウエアで構成された完全なプラットフォームを要求している。同社はこのことを良く理解していた。そこでユーザーの要求に応えて受注を獲得するため、周辺回路コアを集積済みのプラットフォームをライセンス供給し始めた。
　これら一連の製品発表は、英アーム社＊や 米ミップス・テクノロジーズ社＊、米テンシリカ社＊などの競合他社に対抗するためである。さらに、米オクテラ社＊や オランダのシリコン・ハイブ社＊のような新規参入企業に対して優位性を保つためでもある。ただし、アーク社が製品系列の強化を主張しているにもかかわらず、新製品はいずれも競合を打破するような決定打とはなっていない。従って利益の確保に向けた努力と半導体産業の景況が同社の事業収益を左右するといったこれまでの状況は、今後も変わらず続いて行くだろう（下記の 「新たな経営陣で心機一転」を参照）。

パイプラインを深くして高速化

　テンシリカ社が2002年に発表したユーザー・カスタム可能なプロセッサー・コア「Xtensa V」は、アーク社の「ARCtangent-A5」よりも高い最大動作周波数を達成していた。ARCtangent-A5は、200MHzの壁を超えられなかった。ただしカスタマイズ可能なプロセッサーでは、最大動作周波数はプロセッサーの性能を示す最も重要な指標ではない。わずかなカスタム拡張によって性能を1けた以上改善できるからだ。このことは EEMBC＊のベンチマークが証明済みである。カスタマイズされたXtensa Vコアは、260MHzというそれほど高くない動作周波数で、EEMBCベンチマークのコンシューマー機器マーク・スコアの最高記録を2002年に更新した。またARC tangent-A4コアは150MHzの動作周波数でXtensa Vに大きく離れた2位だったものの、1GHz動作のパワーPCプロセッサーを含むほかのプロセッサーよりも高いスコアを得ていた。
　それでも実際のところ、最大動作周波数で大きく後れを取るという事態は販売戦略上は大変好ましくない。そこでアーク社は、ARC 600の最大動作周波数を引き上げることにした。このため、パイプラインの段数をARC　tangent-A5の4段から、ARC 600では5段と深くしている。この変更によって、ARCompactを初めて搭載したARCtangent-A5で2001年に表面化した、パイプラインの問題を修正できた。
　ARCompactは、32ビット長のRISC命令と16ビット長の命令サブセットを混在させることによってプログラムが必要とするメモリー容量を抑えている。ただしほかの16/32ビット混在命令セット・アーキテクチャーとは違い、ARCompactではモード・スイッチングを必要としない。メモリー中のいかなるシーケンスにおいても両方の命令形式を共存させられる。
　しかしこのことは、32ビットの長さに固定された命令をフェッチする従来のRISCアーキテクチャーから見ると、混乱の原因となる。ARCompactにおいては、プロセッサーは命令ストリームを走査し、命令と命令の境界を見つけ出して、CISCプロセッサーと同様にデコード前に命令をアラインメントしなければならない。ARCtangent-A5パイプラインのフェッチ段およびデコード段ではこのため、追加ゲートによる遅延が発生する。パイプラインのバランスを保てなくなるので、動作周波数を高めにくくなっていた。
　図1に、ARC 600のパイプラインを示す。レジスター・ファイル中のオペランドヘアクセスする段（ステージ）を新たに挿入してある。従来はデコード段でこの処理を実行していた。この結果、ステージ1の命令フェッチとステージ2のデコードにおける遅延がより平準化され、パイプラインはバランスを取り戻した。またこの機会に、しわがよった部分を引き伸ばすように、パイプライン全体のバランスを取り直した。完成したパイプラインは短く単純ではあるものの、クロック周波数を高めるには十分な深さを備えるようになった。
　同社はARC 600コアの最大動作周波数を290MHzと見積もっている（0.13μm製造技術における最小値）。ただしこのコアは基本構成であり、キャッシュも乗算器も備えてない。論理ゲート数は約2万7000ゲートである。現実的な仕様としてキャッシュと32×32ビット乗算器を追加すると論理ゲート数は約7万5000ゲートとなる（キャッシュのアレイを除く）。そして最大動作周波数は205MHzに低下する。DSP拡張を加えると論理ゲート数は8万8000ゲートに増え、最大動作周波数は191MHzとさらに下がる。もちろんARC 600は、ARCtangent-A4に比べても改良されている。そして最大性能は動作周波数ではなく、カスタム拡張によって決まるのである。

予測機構で消費電力を低減

　深いパイプラインの欠点の1つは、フラッシュ時の大きなペナルティーである。プロセッサーが条件分岐してパイプラインをフラッシュし、パイプラインに再度詰め込む期間が長くなってしまう。そこでARC 600ではARCアーキテクチャーのプロセッサーとしては初めて、分岐予測機構を搭載した。新しい最適化フラグは、プログラムのプロファイルから引き出した情報を使って静的な予測を実行するようにC/C＋＋コンパイラーに指示を出す。こうして生成された予測済みの比較・分岐命令をプロセッサーはステージ2（デコード段）で処理する。
　この結果、ARC 600が1命令の実行に必要とするクロック・サイクル数（CPI：cycles per instruction）は、ARCtangent-A5とほぼ同じくらいになっている。しかも、条件付き命令（いくつかの比較・分岐命令を削除できる）とゼロ・オーバーヘッドのDSPループ（プロセッサーがステージ1で処理する）というARC　tangent-A5が備えていた特徴を犠牲にせずに、達成したのである。
　同社はオプションの2/4ウエイ・セット・アソシアティブ命令キャッシュにキャッシュ・ウエイの予測機構を追加した。ウエイの予測はキャッシュの性能を高められる。しかし同社の目的は、消費電力の低減にあった。
　ウエイの予測ではプロセッサーはキャッシュ・タグを検索するとき、並列にすべてのウエイを読み出すのではなく、キャッシュの命令領域の中で予測した1つのウエイだけを読み出す。予測が正しければ、ほかのウエイやタグを探すための電力を消費せずに、プロセッサーは正しいウエイから命令をフェッチし始められる。
　消費電力をさらに削減するためにARC 600では、従来品のARCtangent-A5よりも数多くのクロック・ゲーティング用パワー・ドメインを備えた。なおクロック・ゲーティングはコンフィギュレーション・オプションとなっている。また従来品と同様に、内部状態を保持したままプロセッサーの大部分をシャットダウンするスリープ・モードを搭載した。スリープ・モードにおける消費電力は0.012mW/　MHzである。
　動作時の消費電力も極めて低い。ARC 600の基本構成（2万7000ゲート、キャッシュなどの拡張はなし）における消費電力は0.04mW/　MHzだとアーク社は推定している（製造技術は0.13μmプロセス）。この値は、競合品であるXtensa Vプロセッサー・コアの基本構成（2万5000ゲート、キャッシュなどの拡張はなし）における動作時消費電力の0.07mW/　MHzよりも低い。
　もちろん両方のプロセッサーともに、カスタム拡張を追加したり、性能重視で論理合成したりした場合には、多くの電力を消費することになる。カスタマイズ可能なプロセッサー・コアを代表的な組み込み用途に合致するようにコンフィギュレーションし、拡張すると、論理ゲート数は急激に増大する。例えばARC 600を汎用の組み込み機器用マイクロプロセッサー・コアとしてコンフィギュレーションすると、SRAM部を除いた論理ゲート数は約7万5000ゲートになる。この例では、4ウエイ・セット・アソシアティブ・キャッシュと32ビット乗算器を追加した。DSP拡張を付加したコンフィギュレーションでは、SRAM部を除いて約8万8000ゲートとなる。この場合は、2並列積和演算用乗算器とデータ・メモリーが追加されている。比較のために述べておくと、テンシリカ社がEEMBCベンチマーク用にカスタマイズしたXtensa Vコアの論理ゲート数は、OA機器マーク向けが4万8000ゲート、コンシューマー機器マーク向けが26万3000ゲートだった。
　いずれにせよカスタマイズ可能なプロセッサーの最も大きな利点は、低消費電力志向と高性能志向の両方に対応できることだ。目的に応じて仕様を定義し、機能を拡張できる。アーク社からライセンスを購入している企業は81社に上る。その中には、フラッシュ・メモリー・カードのディスク・コントローラー用に最小構成のARCコアを使用する 米サンディスク社＊もあれば、ネットワーク・プロセッサーに64個ものARCコアを集積した 米インターネット・マシンズ社＊もある。この柔軟性を維持するため、アーク社やテンシリカ社などは、基本構成の論理ゲート数を増大させる、スーパースカラーといった複雑なプロセッサー・アーキテクチャーを採用していない。

オーディオ拡張でテンシリカ社に挑む

　アーク社が提供するデジタル・オーディオ拡張は、製品化の時期としては遅いかもしれない。それでも、歓迎すべきオプションである。ARC 600 Digital Audio Platformは、携帯型MP3プレーヤーやデジタル・ビデオ・カメラ、DVDプレーヤーおよびDVDレコーダー、マルチメディア対応携帯電話機などを狙う。
　MP3プレーヤーの市場は成長が著しい。専用のマイクロプロセッサーによる事業が成立するくらいの規模になった。米インスタット/MDR社のリサーチ・アナリストを務めるシンディー・マッカリー氏は、MP3対応デジタル・オーディオ・プレーヤーの販売台数は、1999年に85万台だったのが2004年には1860万台に増えると予測する。MP3プレーヤーの大半は電池で動作する。またすべてのMP3プレーヤーは、少なくとも1個のマイクロプロセッサーを搭載する。このため低消費電力プロセッサーのベンダーは、この市場にさらに力を入れようとしている。すでにテンシリカ社は2003年9月に、Xtensa V向けの24ビット・デジタル・オーディオ拡張を発表済みである ＊3）。
　テンシリカ社のオーディオ拡張に比べると、アーク社のオーディオ拡張は高い性能を備えていない。分解能は24ビットに満たない。ただし拡張そのものはコンパクトであり、携帯型プレーヤーには十分適している。
　ARC 600 Digital Audio Platformは、ARC 600コアと16種類の新しい命令、5種類の符号化復号化処理ソフトウエアなどで構成されている。これに対してテンシリカ社のオーディオ拡張は、54種類の新しい命令と23個の新しいレジスター、10種類の符号化復号化処理ソフトウエアなどを搭載する。論理ゲート規模で比べるとARC 600のオーディオ拡張は全体で約5万ゲートを必要とする。これに対してテンシリカ社の拡張では、Xtensa Vの基本構成である5万～7万ゲートに、拡張部の5万ゲートを加えて約10万ゲートを要する。
　テンシリカ社に比べて半分の論理ゲート数で実現するため、アーク社はオーディオの分解能を24ビットではなく、16ビットにとどめた。そして比較的簡素な命令セットを新たに設計した（表1）。これらのトレード・オフは、ARC 600 Digital Audio Platformの価値には悪影響を及ぼさない。ほとんどのMP3プレーヤーのオーディオ分解能は16ビットであり、命令セットはこの用途には十分なのである。
　またこの拡張は、24ビット・データの演算実行を妨げない。32ビット×16ビットの乗算命令および32ビット×16ビットの積和命令は、2ステップで32ビット×32ビットの演算を実行できるからだ。32ビット×32ビット演算のサブセットとして、24ビットの演算を実行できることになる。32ビット×32ビットの乗算器に比べると演算の効率は低いものの、一方でプロセッサーの論理ゲート数と消費電力を大きく減らすことができる。同社は、ARC 600 Digital Audio Platformの消費電力はプロセッサーを含めて0.1m～0.2mW/MHz（0.13μm製造技術）に過ぎないと推定している。
　ソフトウエア開発の効率を高めるために、MPEG4 AAC＊符号化復号化処理ソフトウエア、MP3の符号化復号化処理ソフトウエア、WMA＊オーディオ復号化処理ソフトウエアをC言語とアセンブリ言語でARC 600 Digital Audio Platformに添付する。なおMPEG4 AAC符号化復号化処理ソフトウエアは雑音低減技術である TNS＊をサポートする。
　符号化復号化処理ソフトウエアは、インドのバンガロールにあるDSPソフトウエア開発企業の イッティアム・システムズ社＊がアーク社の依頼によって開発した。興味深いことに、テンシリカ社のXtensa V用オーディオ拡張と符号化復号化処理ソフトウエアもインドの企業が開発した。その企業は、インドのハイデラバードにある キュート・ソリューションズ社＊である。
　ARC 600 Digital Audio Platformによるオーディオ符号化復号化処理がプロセッサー・コアに要求する動作周波数は高くない。最大動作周波数よりもはるかに低い。アーク社は、MP3符号化処理に必要な動作周波数は51 MHz、同復号化処理は28MHz、MPEG4 AAC符号化（TNSを含む）処理は53MHz、同復号化（TNSを含む）処理は35MHz、WMA 復号化処理は37MHzと推定している。これらの推定値は、サンプリング周波数48kHz、データ伝送速度128kビット/秒の条件で算出した。そしてオーディオ符号化復号化処理動作時における消費電力は、低い側で2.8m～5.6mW、高い側で5.3m～10.6mWとなる（製造技術は0.13μmプロセス）。プロセッサーをさらに高い周波数で動かせば、オーディオ処理以外のタスクにプロセッサーのリソースを振り分けることができる。
　同社は今後、ビデオ符号化復号化処理に対応したプロセッサー・コアを製品化するつもりである。またARCtangent-A5で提供していた音声の符号化復号化処理ソフトウエアを、ARC 600へ移植する予定だ。

開発を容易にする新たなツール群

　ARCプロセッサー・コアの構造は比較的単純である。それにもかかわらず、マイクロアーキテクチャーの変更には通常、約2年の期間を必要とする。その理由の1つは、ハードウエアとソフトウエアの開発ツール群が、マイクロアーキテクチャーに依存していることにある。マイクロアーキテクチャーを改版する都度に、VHDLとベリログのモデル、C言語ベースの命令セット・シミュレーター、サイクル・アキュレートなシミュレーターをそれぞれ修正したり、アップデートしたりする必要がある。グラフィックス表示のコンフィギュレーション・ツール（ほぼ、もう1つのマイクロアーキテクチャー・モデルに相当する）、アセンブラー、リンカー、C/C++コンパイラーとデバッガーも修正しなくてはならない。さらには、コード・プロファイラー、周辺回路IPコア、リアルタイム・オペレーティング・システムなどのソフトウエア群がさまざまな調整を必要とする可能性がある。
　アーク社はARC 600コアの開発に当たって、開発ツール群を単に修正するようなことはしなかった。いくつかのツールを徹底的にオーバーホールするとともに、新しいツールを開発した。コンフィギュレーション・ツールの改良版であるARChitect 2は、プロパティー・シートを利用したユーザー・インターフェースを採用した。このユーザー・インターフェースは多くのオブジェクト指向ソフトウエア開発環境が使用している。
　ARChitect 2では例えばオプションの命令キャッシュを選択すると、プロパティー・ボックスがキャッシュの容量とセット・アソシアビリティー、バス幅などの設定可能なすべてのパラメーターを表示する。ユーザーはチェックボックスをクリックし、メニュー・オプションを選択することによってキャッシュなどのプロセッサーを構成する要素の仕様を設定できる。図2にARChitect 2の表示画面例を示した。
　新しく登場した2つの開発支援ツールは、「拡張機能集積自動化 （EIA＊）ウイザード」と「MetaSimハードウエア・ソフトウエア協調シミュレーション・ツール」である。EIAウイザードは、特殊なVHDL/ベリログ・エディターであり、ユーザーがARCコアと組み合わせるカスタム拡張の統合をより容易にする。以前は、カスタム拡張のハードウエア記述（VHDLあるいはベリログ）とプロセッサー・モデルをユーザーは手作業で結合し、すべての信号を適切に接続しなければならなかった。プロセッサー記述のエントリー・ポイントはマーキングされており、作業用文書が用意されていたものの、ミスを起こす可能性が残っていた。EIAウイザードでは、4段階の手順を通じてユーザーを導く。このため、当て推量による作業が入り込まずに済む。
　MetaSimツールは、ARC 600の命令セット・シミュレーターとコード・デバッガー、ユーザーのRTLシミュレーターを協調して動かす。この結果、同じソフトウエアを、プロセッサーとユーザーRTL論理のそれぞれのシミュレーターでテストできるようになる。シミュレーションの速度は1～2MIPSである。ソフトウエアの中でも処理性能を左右する最も重要な個所については、同社のサイクル・アキュレートなシミュレーターを利用する。このシミュレーターは、動作周波数が2.8GHzのマイクロプロセッサーを搭載するデスクトップ・パソコンを使うと、クロック周波数415kHzで動かせる。さらに高速なシミュレーションを要求する場合は、「ARCangel」と呼ぶFPGAベースの開発システムを利用できる。なお同社の開発ツール群は、ウインドウズ、ソラリス、あるいはリナックスを搭載したコンピューター上で動作する。

未来を占う能力が必要

　数年前からアーク社は、ハードウエアとソフトウエアを組み合わせたプラットフォームをユーザーに提供するという戦略へと向かっていた。ハードウエアIPとソフトウエアIPをまとめた使いやすい製品を、多くのユーザーが望んでいると考えたのである。同じ供給元から可能な限り多くのIPを調達することによってユーザーはIPの統合と検証に費やす時間を節約できる。そして製品の差異化要因となる固有のIP開発に、より多くの時間を割り当てられるようになる。同社は、組み込み機器で普及しているIPをあらかじめ組み込んだコアの供給者になろうとしている。
　ユーザーによる要求の変化から見ると、この戦略は当然の結果だろう。ただし合成可能なIPが、ソフトウエア開発手法の革新を追いかけて行くと仮定すれば、である。プログラマーは数年前から、ソフトウエア部品やクラス・ライブラリーなどを入手可能になっていた。これらの製品はプログラマーの何カ月分もの業務を節約する。既製のソフトウエア部品が入手できるのであれば、新たに通信用プロトコル・スタックやリッチ・テキスト・エディターなどを開発する意味はほとんどなくなる。同様に、同じ機能を備えたライセンス購入可能なIPが存在するのであれば、カスタムのマイクロプロセッサーをスクラッチから設計したり、既存のプロセッサー用にデジタル・オーディオ拡張を作成したりはしないだろう。製品の死命を制する差異化要素は恐らく、さらに高位の設計階層やユーザー・インターフェース設計に存在する。
　アーク社がプラットフォーム戦略を実行するに当たって課題となるのはまず、エンジニアリング・リソースである。同社は広範囲なソフトウエアIPとシステム・ソフトウエアを供給することでワン・ストップ・ショップになろうとしている。しかし同社は、景気後退期に従業員を一時解雇した180名程度の小さな企業なのだ。すべての既存製品のソフトウエアを保守し、カスタマイズ可能なプロセッサーと関連ツールを拡張するだけでも、同社の減少したエンジニアリング・リソースにとって大きな負担となる。このため、同社と規模が同程度の競合企業であるミップス社とテンシリカ社は、対象製品をほぼプロセッサーだけに絞っている。
　リソースを補うため、アーク社はビジネス・パートナーと外部のエンジニアリングに依存する傾向を強めている。もちろん、業界全体の動きと一致しているものの、このことは製品のマネジメントとサポートを複雑にする。整合性を維持するために同社は、ビジネス・パートナーとの関係では知的財産権にこだわる傾向があるように見える。例えば同社とテンシリカ社はともにデジタル・オーディオ拡張の開発を外部企業に頼ったものの、アーク社はIPを所有するのに対し、テンシリカ社は販売代理店を務めるにすぎない。同社の場合、IPはインドのパートナー企業が所有する。
　アーク社がプラットフォーム戦略を進めるときの課題はまだある。一定の市場規模が見込める用途を素早く見つけることだ。市場がまだ存在している期間内にプラットフォームを開発できるような早いタイミングで見つけ出すことが求められる。
　この課題の実行は容易ではない。新しい用途に向けたIP群を同社が開発するためには、少なくとも1年を要する。そしてユーザーがチップを設計してシステムを開発するまでには、さらに1～2年を必要とするからだ。同社が売り上げを見込める用途を見つけてから、2～3年の遅れが生じることになる。そして2～3年の間には、さまざまな事が起こり得る。
　実際に同社は、ブルートゥースに振り回された。2000年に同社は、「BlueForm」と呼ぶブルートゥース関連のハードウエアIPとソフトウエアIPを組み合わせたプラットフォームを発表した。システムLSIにブルートゥースの無線通信機能を集積しやすくするためにである。発表の1年前に同社がBlueFormを開発し始めたころは、ブルートゥース市場の急速な成長が予想されていた。ところがブルートゥースの市場の立ち上がりは、当初の予想よりも遅れてしまった。BlueFormは不発に終わり、同社は2002年に販売を休止した。皮肉なことに、ブルートゥース市場は今になって成長し始めている。しかし同社はすでに、異なる新規分野へと移ってしまった。
　アーク社のデジタル・オーディオ分野におけるプラットフォームは、より安全な賭けであるように見える。音楽業界が、音楽データのダウンロードというアイデアに対して満足度を高めているからだ。1998年3月に米アイガー・ラボ社が最初の携帯型MP3専用プレーヤーを発表してからすでに6年が経過している。アーク社のオーディオ拡張がチップに格納されて機器に載り、市場に現れるまでには今後2年以上かかるだろう。同社は、すでに競争が激しくなっている市場へ、遅れて参入することになる。
　同社がプラットフォーム戦略で成功してロイヤルティー収入を得るためには下記に述べる事柄を達成する必要がある。先を見通す力を強化し、外部企業に開発を委託するときの遅れを極力短くし、ARC 600やARC 600 Digital Audio Platformのような良い製品を早期に投入することである。そして、市場の気まぐれな風が幸運をもたらすよう、祈ることだ。

新たな経営陣で心機一転

　マイクロプロセッサー・レポート誌が本稿を執筆中に、米アーク社はCEO（最高経営責任者）のマイク・ギュレット氏を退任させ、新しいCEOを探し始めた。暫定CEOには、取締役会会長のピーター・ファン・キュイレンベルグ氏が就任した。またZSP社で前CEOを務めたマイク・モリッシー氏が、新CEOが見つかるまでの間、COO（最高執行責任者）として雇われた。アーク社は、マイクロプロセッサー開発を担当するチーフ・アーキテクトも探している。
　マイク・ギュレット氏はアーク社に米グローブスパン・ビラータ社から移り、2年の間、CEOを務めていた。同氏の在任期間中にアーク社は資金を減らし続けた。2002年秋に実施した20名の人員追加削減を含め、人員削減とレイオフを繰り返したが効果はなかった。2003年9月30日を期末とする四半期（2003年第3四半期）に同社は430万米ドルの売上高に対し、1000万米ドルもの純損失を計上した。同社は2000年9月に英ロンドン株式取引所に上場した。その後、同社の株式は3.46英ポンド（約6米ドル）の高値から、2003年12月初めには15.25英ペンス（約26米セント）にまで取引価格を下げている。
　「第3四半期の報告書で述べているように、わが社は経費を削減し続けてきた。より一層の経営改革と経費削減を実行し、収益性を改善しつつ売り上げを伸ばすつもりである」（暫定CEOのピーター・ファン・キュイレンベルグ氏）。


雑誌無償購読申込み	ニュースレター登録	この記事に対する感想/ご意見


	Reed Electronics Group
	Electronic BUSINESS Japan　\|　Design Ｎews Japan　\|　Semiconductor INTERNATIONAL　\|　DETAIL JAPAN


	EDN Japanについて　\|　広告掲載について　\|　サイトマップ　\|　お問合せ

		Copyright (C) 2000-2007 Reed Business Information Japan K.K.

	個人情報に関する方針　\|　著作権・リンクについて　\|　会社情報