電源シーケンス制御を低コストで実現する回路

2004年2月号

電源シーケンス制御を低コストで実現する回路

セド・ジャクソン	米イクエーター・テクノロジーズ社
Said Jackson	Equator Technologies, Inc.

　マイクロプロセッサーやFPGAなどは、コア部と入出力部に異なった電源電圧を供給しなければならないことが多い。これらのLSIを使用する際には、複数の電源電圧を供給するシーケンスを厳密に制御する必要がある。LSI内部で寄生的に発生する電流や、それによるラッチ・アップなどを防止するためである。
　ソフト・スタートやシャットダウン・モードなどの機能を備えた電圧レギュレーターICを使えば、電源シーケンスを制御できる。ただし、こういった機能を備えない電圧レギュレーターICと個別半導体を組み合わせる方法もある。この方法を採用すれば、同じ機能を低コストで実現できる可能性がある。

　今回は、米イクエーター・テクノロジーズ社 ＊1）の信号処理LSIに対する電源シーケンスを米リニアテクノロジー社のスイッチング・レギュレーターIC「LTC3701」（IC₁）を使って制御する例を示す。図1は、5Vの入力電圧（V_IN）からLSIの入出力部用電源（3.3V）とコア部用電源（V_CORE）の2つの電源電圧を生成する回路である。あらかじめ設定しておいたシーケンスで電源電圧を供給したり、電源回路全体を待機状態に設定したりする機能を実現した。この回路を使えば、リニアテクノロジー社のアプリケーション・ノートに示された回路例に比べてスイッチング・レギュレーターICの安定性を高められる。汎用のFPGAやマイクロプロセッサーなどの電源回路として応用可能である。
　IC₁は外付けしたスイッチング素子を2チャンネル制御できる。生成する電圧値は独立に設定可能で、その精度は非常に高い。部品コストが低いため、民生機器で採用しやすい。ただし、一般的なスイッチング・レギュレーターICに搭載されているソフト・スタートやシャットダウン・モードなどの機能は備えていない ＊2）。
　そこで図1では、トランジスタを3つ追加して、電源シーケンスの制御とシャットダウン（待機状態設定）機能の両方を実現した。追加したトランジスタはQ₃、Q₄、Q₅である。いずれも安価に入手できる。これらを使って、スイッチング・レギュレーターICの2つのI_TH/RUN端子（I_TH/RUN1とI_TH/RUN2）にかかる電圧を制御する。ITH/RUN端子は、スイッチング・レギュレーターIC内部の帰還ループに外部補償回路を接続するために使う。この端子を接地電位に接続すると、スイッチング・レギュレーターICを待機状態に設定できる。
　SLEEP端子を使って、外部から回路全体の状態を制御する。実際には、外付けのマイコンからTTL/CMOS互換信号をSLEEP端子に印加すればよい。SLEEP端子を開放状態にするか、約1.5Vより高い電位にプルアップすると回路全体を待機状態に設定できる。
　LSIに電源電圧を供給している状態で回路を待機状態に設定すると、まずQ₃がI_TH/RUN1端子を接地電位に接続し、コア部の電源電圧（V_CORE）を切断する。するとV_COREは接地電位に向かって低下していく。V_COREが約0.8Vを下回ると、Q₄が導通しなくなる。同時にQ₅のゲート電位は、この回路への入力電圧である5V（V_IN）まで引っ張り上げられる。この結果、Q₅によってI_TH/RUN2端子が接地電位に接続され、3.3Vの供給は停止する。こうして回路は待機状態になる。この状態ではV_COREと3.3Vの供給は両方とも停止したままだ。
　回路を待機状態から回復させるには、SLEEP端子を約0.8Vより低い電位にプルダウンすればよい。待機状態から戻ると、次に示すシーケンスで電源電圧を供給し始める。まずQ₃が導通しなくなる。するとIC₁に内蔵した電流源によって、I_TH/RUN1端子の電圧が上昇する。続いてV_COREを生成するためのスイッチング・レギュレーター回路が動作し、設定した電圧値までV_COREが上昇する。図1では1.2Vに設定した。V_COREが約0.8Vより高くなると、Q₄が導通する。これによりQ₅はオフし、I_TH/RUN2端子の電圧が上昇する。こうして3.3Vの電圧が供給される。
　このように、この回路はV_COREの電圧値を利用してQ₄とQ₅を制御する。従って、3.3Vの電圧は必ず、V_CORE電圧がある一定の電位に達した後でLSIに供給され始める。今回の回路例では、2つの電源電圧が両方とも供給され始めるまでに要する時間は約4msである（図2）。
　回路の構造は対称形である。このため、2つの電源電圧に対するシーケンスは簡単に入れ替えられる。つまり、Q₄のベースにV_COREの代わりに3.3Vを接続し、さらにQ₃とQ₅のドレインの接続を入れ替えればよい。こうすれば、コア部の電源電圧より先に入出力部の電源電圧を供給する必要があるLSIに、この回路をそのまま利用できる。R₁の値を変更すれば、最小1Vまでのコア部用電源電圧を生成できる。コア電圧を約1Vより低くする場合には、R₉の値を変更する。Q₃とQ₅は、より安価に入手できる「2N2007」を使ってもよい。ただしその場合は、IC₁のI_TH/RUN端子への負荷容量を若干大きくする必要がある。C₂とC₆は位相補償用コンデンサーであり、低調波発振＊を防止するのに非常に有効である。
　この回路はQ₃とQ₅のゲートとドレイン、ソースそれぞれの静電容量によって、ループ・フィルターの安定性を増加させている。さらに電源投入時に2つの電圧が立ち上がるタイミングをずらして、電源への突入電流を低減している。つまり、突入電流の発生時刻をずらし、バイパス・コンデンサーに2つの電源電圧による突入電流が同時にかかるのを防ぐ。電源供給能力は入出力部用（3.3V）が最小2A、コア部用（V_CORE）が最小3.5Aである。

用語解説 / 会社情報

＊1）
ホームページはhttp://www.equator.com/。

▲本文へ戻る

＊2）
2003年12月末現在、米リニアテクノロジー社のホームページに掲載されたデータ・シートには、ソフト・スタート機能を搭載していると記載してある。

▲本文へ戻る

【低調波発振】
sub-harmonic oscillation
低調波発振については米リニアテクノロジー社のアプリケーション・ノートを参照。日本法人であるリニアテクノロジーのホームページからPDF形式で入手できる（アプリケーションノート19、LT1070デザイン・マニュアル、p72）。PDFファイルのアドレスは下記の通り。
http://www.linear-tech.co.jp/application_note/jp_pdf/jan19.pdf

▲本文へ戻る

「design ideas」への寄稿のお願い

米国EDN誌の日本語版「EDN Japan」は、米EDN誌と同様に「電子技術者の仕事に役立つ」誌面作りをモットーに掲げ、米EDN誌で注目を集めた記事の翻訳のほか、日本国内で独自に取材し執筆した記事を掲載して行く予定です。弊誌「EDN Japan」では、「design ideas」と呼ぶ1ページ前後のコラムを毎号6ページ～8ページ掲載しています。これは、米EDN誌の「名物コラム」で、電子回路設計などの現場で働く電子技術者の皆様からのご寄稿により成り立っています。そこで半導体メーカーや電子機器メーカーの電子技術者のほか、大学などの研究者、一般の方（コンサルタント業務に携わる方など）の皆様からの「design ideas」へのご寄稿を募集します。

【記事内容】
・	電気/電子回路の新たな提案とその説明。
・	半導体製品に組み込まれた新たな回路の紹介。
・	半導体/電子部品の面白い使い方。
・	半導体/電子回路の性能を引き出す、あるいは部品の弱点を補う回路の提案。など。
上記以外のテーマについては、別途ご相談ください。

【原稿の長さ】
・	原則として1～2ページ。文字数は約1000～1500、図版は1～3点程度です。

【原稿料】
・	採用原稿に対して、400字当たり3000円（税込み）。

【注意点など】
・	未発表のものに限定します。
・	ご寄稿いただいた原稿は、EDN Japan誌で選考させていただき、採用/不採用を決めさせていただきます。
・	掲載した原稿の著作権はEDN Japan誌に帰属します。
・	ご寄稿いただいた原稿は、EDN Japan誌のほか、米国EDN誌やEDN Asia誌、EDN China誌、EDN Europe誌に掲載される可能性があります。

原稿のご寄稿ほか、ご質問・ご要望などはこちらまで。


雑誌無償購読申込み	ニュースレター登録	この記事に対する感想/ご意見


	Reed Electronics Group
	Electronic BUSINESS Japan　\|　Design Ｎews Japan　\|　Semiconductor INTERNATIONAL　\|　DETAIL JAPAN


	EDN Japanについて　\|　広告掲載について　\|　サイトマップ　\|　お問合せ

		Copyright (C) 2000-2007 Reed Business Information Japan K.K.

	個人情報に関する方針　\|　著作権・リンクについて　\|　会社情報