大転換期が到来、DRAMがSRAMを置き換える

2004年2月号

大転換期が到来、
DRAMがSRAMを置き換える

消費電力を低減し、高速動作に対応したDRAMがSRAMを置き換えつつある。近い将来、SRAMが消えて無くなるとの予測もある。この大転換の主役を務めるのが、疑似SRAM（PSRAM）と、FCRAMやRLDRAMなどの高速DRAMである。さらにXDR DRAMなどの超高速DRAMも登場の機会をうかがう。採用するメモリーを決定する前に、代替案を総ざらいする必要がある。

ブライアン・ディパート
Brian Dipert

　システム設計者が取り込みたい機能の数は、増える一方だ。これに従い命令/データRAMの容量は増加している。その勢いは急だ。指数関数的に増えていると言っても過言ではない。この結果、SRAMに対するDRAMのビット単価の優位性が無視できなくなってきた（図1）。
　SRAMからDRAMへの切り替えが意味のあることかどうかを判断する前に、次のことを思い出して欲しい。「最初になぜSRAMを選んだのか」ということだ。恐らく、DRAMの特異性を避けたかったことが理由だろう。例えば、アドレスを多重化した入出力バスや、リフレッシュ動作が必要なこと、ランダム・モードとシーケンシャル・モードのサイクル時間を変えて衝突を避けることなどである。しかし、ここに良い知らせがある。最新の PSRAM＊（疑似SRAM）は従来のDRAMと比較すると、見掛けも実体も標準的なSRAMに近づいたものになっているのだ。

　DRAMの特異性の中で、最大の問題は消費電力だろう。DRAMセルに作り込んだ電荷蓄積用キャパシターには、常にリーク電流が流れている。このため周期的なリフレッシュ動作が必要であり、これが待機時における消費電力を増やす原因になっていた。一方のSRAMはリフレッシュ動作が不要である。それに加えてSRAMでは、待機時の消費電流をより減らす工夫がなされてきた。具体的には、セルの構造を従来の4トランジスタ/2抵抗セル方式から、現在の主流である6トランジスタ・セル方式に変更したことである。
　しかし最近になって、SRAMとDRAMのリーク電流による待機時消費電流の差は、徐々にではあるが縮まってきている。製造技術の微細化と、電源電圧の低下が理由である。SRAMセルを構成する6個のトランジスタのリーク電流を合計すると、かなりの量になる。確かに、DRAMとSRAMの消費電力をデータ・シート上で比較すると、SRAMの方がかなり小さく見える。しかし実際にシステムを組む際に単一チップのDRAMの容量と対抗するには、SRAMは複数のチップを搭載する必要があることを忘れてはならない（下記の「大転換期の大前提」を参照）。
　消費電力について最適化したDRAMはチップ全体、もしくはチップの一部のリフレッシュ動作を止められる。例えば、メモリーを頻繁に書き換えるビデオ・バッファーの用途では、リフレッシュ動作が一切不要な場合がある。高性能な用途では、メモリーが待機モードであることは非常に短い時間に限られる。こうした用途では、SRAMとDRAMの待機時消費電力の差は大きな問題ではない。
　DRAMの価格が安いことは魅力的だ。しかしこれ以上に魅力的なのは、アルファー粒子や宇宙線の照射に対する信頼性がSRAMよりも高いことである＊1）。一般に、イオン化した放射線がメモリー・セルに入射すると、キャパシターに電荷が注入されてビットの値が変化する現象が起こる。しかしDRAMセルに作り込んだキャパシターの容量は、SRAMのラッチ・セルの容量よりも大きい。従って、DRAMの方が放射線に対する耐性が高いと言える。加えて、DRAMセルの設計をさらに最適化すれば、放射線耐量をいま以上に高められる。これにシステム・レベルのパリティー機能や誤り検出/訂正技術を組み合わせれば、極めて高い信頼性を達成できる ＊2）。
　速度についてはどうだろうか。速度に関しても、もはやSRAMは最先端とは言えなくなってしまったのか。実はそうではない。SRAMは、能動素子であるトランジスタを使ってラッチ機能を実現している。一方のDRAMはキャパシターである。一般に、能動素子への読み出しや書き込みの方が、受動素子よりも高速である。しかしDRAMとSRAMの速度差の主要因は、これではない。DRAMがコストを最優先させるために、チップ寸法を最小化する設計手法を採用していることが主要因だ。従って、センス・アンプ（検出用増幅器）の大型化や、多くのサブアレイの導入などを行えば、SRAMと同等の速度を実現できる。しかし、その場合はSRAMに対する価格優位性は失われる。ただしDRAMの速度は、微細化の進展とともに次第に高まっている。多くの用途において、十分な程度の速度であると言って過言ではないだろう ＊3）。

SRAMに限りなく近づくPSRAM

　ここ数年、DRAMメーカーはパソコン以外の市場への参入を試みてきた。しかし実際には、単なる話の域を超えていない。製造したほとんどのチップをパソコンに搭載してもらえるからだ。すなわち、ほかの用途に最適化したチップを開発/設計して供給する必要に迫られることはなかったのだ。このため従来の特定向け用途向けDRAMと言えば、パソコン向けチップに若干の仕様変更を加えたものや、異なるパッケージに封止したものだった。もっとも、このアプローチにもメリットはある。特定用途向けと言えども、大量生産によるコスト低減の恩恵にあずかれることだ。しかし当然デメリットがある。要求事項に合致した部分がごくわずかというチップを使わざるを得ないことである。
　高速SRAMベンダーが「QDR SRAM共同開発チーム＊」と「シグマRAMコンソーシアム＊」という2つの陣営に分かれているのと同様に、疑似SRAMベンダーも2つのアライアンスに分裂している。ただし例外もある。韓国のハイニックス社である。現時点で同社は、独自路線を歩むことを決めているようだ ＊4）。
　一方のアライアンスは「セルラーRAM（Cellular RAM）＊」である。独インフィニオンテクノロジーズ社＊と 米マイクロン・テクノロジー社＊の2社によって設立された。2002年9月には、米サイプレスセミコンダクタ社＊が加わっている。同アライアンスの2003年5月の発表によると、インフィニオンテクノロジーズ社は16Mビット品と32Mビット品のサンプル出荷をすでに開始している。さらにマイクロン・テクノロジー社は32Mビット品と64Mビット品のサンプル出荷に向けて製造を開始した。サイプレスセミコンダクタ社は、2004年にサンプル出荷を始める計画である。
　セルラーRAMは、48端子BGAパッケージで供給される予定だが、メモリー容量によっては54端子BGAパッケージを使う場合もある。48端子BGA封止品は、非同期SRAMとの互換性がある。54端子BGA封止品は、NOR型フラッシュ・メモリーのページ・モードに対する互換性と、フル同期のバースト読み出し/バースト書き込みモードをサポートしている。
もう一方のアライアンスは「COSMORAM（Common Specifications for Mobile RAM）＊」である。2003年2月に 富士通＊と NECエレクトロニクス＊、東芝＊によって設立された。このほか 米インテグレーテッド・シリコン・ソリューション社（ISSI）＊も、COSMORAM仕様互換の疑似SRAMを製品化している。
　このCOSMORAMは日本メーカー3社による、数段階にわたる提携の最新成果である。この3社は1998年後半に、フラッシュ・メモリーとSRAMのマルチチップ・モジュールに関する仕様の共通化に取り組むことを発表した ＊5）。2002年春には、この提携関係をページ・モードSRAMと、これを組み込んだマルチチップ・デバイスに拡大させた。COSMO　RAMの開発は、提携関係のさらなる拡大と言える。COSMORAMではシンクロナス疑似SRAMをサポートしたが、残念ながらセルラーRAMとのピン配置などの互換性はない。　
　富士通は、32ビットのデータ・バスを備える64Mビットのページ・モード FCRAM＊と、16ビットのデータ・バスを備える32MビットFCRAMを改良することで、COSMORAM仕様に適合させた。2003年8月には、128Mビット疑似SRAMを発表した。同社はこのSRAMを「モバイルFCRAM」と名付け、消費電力が低いことを強調している。このほか同社の製品群には、一般的な非同期式の16M/32MビットSRAMが含まれている。
FCRAMは富士通が開発したものだ。名前が示すように、このメモリーは高性能な用途に向けた。FCRAMのメモリー・セル・アレイは細かく区切られているため、消費電力の点では有利だ。特に、アクセス要求に対応するためにメモリー・アレイの一部だけをアクティブにすれば良い用途では効果を発揮する。
　セルラーRAMとCOSMORAMは細かな点では差異がある。しかし概念的には共通点が多い。具体的には、いずれも外部制御なしでメモリー・アレイをリフレッシュできることだ。しかもリフレッシュを行っている場所に、同時にアクセスする心配はまったくない。リフレッシュ動作はオフすることも可能である。こうして消費電力を最低限に抑える。このモードは「ディープ・パワーダウン・モード」と呼ばれることが多い。メモリー・アレイの一部だけを選択して、リフレッシュできるチップもある。
　このほかリフレッシュ速度を調整できる品種が製品化されている。キャパシターは温度が上昇すると電荷のリークが速くなる。そこで動作時の周囲温度を考慮して、リフレッシュ速度を調整する。温度の検出については、システム側のプロセッサーが求めた温度データを疑似SRAMのレジスターに書き込む方法がある。より先端的な疑似SRAMでは、温度モニター回路とリフレッシュ速度調整機能が搭載されている。

DRAMの高速化が続く

　超高速DRAMの分野でも、2つの陣営に分かれて競争している。皮肉なことに両陣営を構成するメンバーは、低消費電力の疑似SRAMにおける主導権争いと同じ企業で占められている。
　富士通は、高速DRAM開発における開拓者といえる企業の1社である。同社の高速FCRAMは、2つのバージョンがある。1つはアドレスを多重化したバスを備えるバージョン。もう1つは、SRAMのようにアドレスを多重化しないバス（アドレス非多重化バス）を備えるバージョンである。
　FCRAM以外の高速DRAMとしては、米ラムトロン・インターナショナル社が取り組んでいた今は亡きEDRAMとシンクロナスESDRAMや、これもすでに製造中止になっているNECのバーチャルチャネルDRAMがある。このほかには米モシス社（MoSys）のMDRAM（Multibank DRAM）がある。ただしMDRAMは個別デバイスというよりも、組み込み用メモリーとして大きな成功を収めている。特に有名な例は任天堂の家庭用ゲーム機「ゲームキューブ」で、これには組み込み用メモリーと個別メモリーの両方が採用されている ＊6）。
　少なくとも現時点では、富士通はFCRAM技術を東芝と韓国サムスン電子にライセンス供与したことで満足している。技術面では低消費電力用途にフォーカスしながらも、「高速動作」も併せて訴えることが可能になっているからだ。FCRAMはメモリー・アレイが細かくセグメント化されている。このため動作電流が非常に小さい。しかしFCRAMの特徴はこれだけではない。内部アドレス/データ配線が短いことと、内部の異なる個所に同時に多重アクセス可能なマルチステージ・パイプラインを採用したことによって、高速の読み出し/書き込みができるというメリットもあるのだ。
　東芝が発売した第1世代品である「ネットワークFCRAM」は、DDR-Ⅰ SDRAMの上位品という位置付けである。ランダム・アクセス動作が高速化されている。しかし従来品と同様の入出力バスを踏襲しており、さらにユニファイド双方向データ・ストローブ（DQS）機能を備えている（表1）。
　東芝は最近、FCRAMの第2世代という位置付けになる288Mビット品を発表した。「ネットワークFCRAM-Ⅱ」と呼ぶ。この製品はオプションとしてパリティーを含む9/18/36ビットの入出力バスを用意している。ネットワーク機器での採用を狙っているためだ。さらにこの製品では、デュアルの単方向ストローブに移行した。このため高速システムへの組み込みが容易になった、とあるユーザーは指摘している。こうしたアーキテクチャーを実現するために、この製品は333MHzと高いクロック周波数で動作させ、さらにランダム・アクセス時間を20nsと短くしている。
　FCRAM陣営では、短いランダム・アクセス時間に加えて、バス効率が高いことも強調する。同じクロック周波数で動作させたDDR-Ⅰ SDRAMに比べて、消費電力は15％程度低いと主張している。東芝は、2004年前半に512MビットのネットワークFCRAM-Ⅰチップを、2005年前半には576MビットのネットワークFCRAM-Ⅱを投入する計画である。
　FCRAMの対抗馬となるのが RLDRAM　（reduced latency DRAM）＊である。インフィニオンテクノロジーズ社とマイクロン・テクノロジー社が供給する。あるユーザーによると、FCRAMに遅れて市場に投入されたが、その分だけ多くの時間を開発に費やしたためか、優れた仕様になっているという。ただし第1世代のRLDRAMとFCRAM-Ⅱの機能を比較すると、FCRAM-Ⅱが多くの点で優っている。特に、バス幅と読み出し/書き込み速度の点においてはFCRAM-Ⅱの優位性が顕著だ。
　RLDRAMはFCRAMと異なり、アドレス多重タイプ（RLDRAM-Ⅱのみ）、アドレス非多重タイプ（RLDRAM-Ⅰ、-Ⅱともに）が用意されている。アドレス多重タイプのメリットは、ピン数の少ないパッケージが使えることにある。一方、アドレス非多重タイプのメリットとしては、アクセス効率を改善できることが挙げられる（表2）。
　RLDRAM-Ⅱでは、ユーザーがインピーダンス値をプログラムできる終端回路を集積しているほか、DLL回路やオプションとしてデータ入力とデータ出力を分離したバス（セパレート・バス）を内蔵している。セパレート・バスは、すでにQDR SRAMやシグマRAMで採用されている機能である。この機能はチップ寸法とピン数を増やしてしまう。従って、チップとパッケージの両方のコストが高くなる。しかしRLDRAMベンダーは、価格上昇分に見合う以上のアーキテクチャー上のメリットがあると主張する。さらにRLDRAMベンダーは、「FCRAMはチップ寸法が小さいが、製造歩留まりは低いため、コスト優位性はない」という。
　すでに発表されている製品化スケジュールと過去の実績に基づいて行った筆者の予測では、RLDRAM-Ⅱチップは2003年末に試作品（ファースト・シリコン）が完成する見込みだ。動作周波数は最大で400MHz、ランダム・アクセス時間はFCRAMと同じ20nsを実現できるだろう。

一般的なDRAMで十分に対応可能

　FCRAMとRLDRAMを使用する場合は注意点が1つある。それはリフレッシュ動作の外部制御と、アクセスとリフレッシュの衝突を回避する処理を実行する必要があることだ。この点が疑似SRAMと異なる。ただし回避策はある。米デナリソフトウエア社＊が提供しているメモリー・コントローラーIP「Databahn」や、米アルテラ社や米ザイリンクス社といったFPGAベンダーが提供しているメモリー・コントローラーを採用する方法である。
　しかし、こうした議論の行き着く先には、主流のDRAMを検討する扉が待っている。グラフィックス・ボードのように、短い配線を使ったポイント・ツー・ポイント接続であれば、DDR SDRAMが使える。クロック周波数が500MHz、すなわちピーク転送速度が端子当たり1Gビット/秒のチップを入手できる。DRAMベンダーは、さらに高速なDDR-Ⅱ対応品の開発を進めている。もっとも、ランダム・アクセス時間は、バースト・モードよりもはるかに遅い。しかしメモリー・アクセス・パターンが十分に予測できるアプリケーションであれば、こうしたDRAMを使っても価格と性能のバランスを最適にできる可能性がある。
　米ラムバス社＊は、ラムバス仕様のDRAM（RDRAM）が将来のシステム設計に採用されることを期待している。このため同社ではダイレクトRDRAMの高速版と、次世代の XDR DRAM＊を投入する考えだ。XDR DRAMは、以前に「イエローストーン（Yellowstone）」という開発コード名で知られていた技術である。XDR DRAMについては、エルピーダメモリとサムスン電子、東芝が対応チップを投入する予定である。スケジュール通り2004年前半に最初にチップを投入できるのか、そのチップの性能と価格は現在の宣伝通りなのか、過去のパソコン市場に起こった騒動の再発を避けたい機器メーカーのエンジニアが再度ラムバス社のチップを採用するのか。こうした質問に対する答えを得るには、まだしばらく待つ必要がある。
　現在製品化が予定されているXDRチップは、容量が512Mビット、データ・バス幅は16ビットである。ピークのデータ転送速度は6.4Gビット/秒、もしくは8Gビット/秒に達する。そのときの行データに対するサイクル時間は40ns、もしくは32nsである。
　現在の主流である高性能のDRAMを検討しようという筆者の提案には、リフレッシュ・コントローラーや、そのほかの疑似SRAM回路を搭載していない低消費電力DRAM（LP DRAM）も含まれている。こうした機能を搭載していないということは、LPDRAMは疑似SRAMよりも回路密度が高く、ビット・コストが低いことを意味する。インフィニオンテクノロジーズ社とマイクロン・テクノロジー社は、両社で申し合わせて派手な製品名を付けるのが好きなようだ。ほぼ同時期に、マイクロン・テクノロジー社がモバイルDRAMと呼ぶ製品の開発に着手した。なおインフィニオンテクノロジーズ社ではモバイルRAMと呼んでいる。
　ただしマイクロン・テクノロジー社の名誉のために一言だけ記しておきたい。同社とLPDRAMの可能性について議論したのは、かなり前に開催されたISSCC（国際固体素子回路会議）の会場である ＊7）。
　今回の記事で紹介したDRAMベンダーの多くは、JEDEC＊で定められた初期の仕様案と多かれ少なかれ互換性を確保した低消費電力版SDRAMを製品化している。このため、こうしたベンダーのカタログを調べれば、動作速度は低いが、パソコン向けチップよりも低い電源電圧で動作する低消費電力チップにめぐり会える可能性が高い。さらに調べれば、自己リフレッシュ機能付きチップや、チップ全体のリフレッシュをオフできるディープ・パワーダウン・モード付きチップも見つけられるはずだ。このほか、細かなサブディビジョンに分けてリフレッシュ動作のイネーブルとディスイネーブルを設定できるチップや、周囲温度によってリフレッシュ速度を制御できるチップ、疑似SRAMのように温度センサーを内蔵するチップも、品種数は少ないが入手可能である。
　最終的に採用するチップを決める前には、実際のアプリケーションにさまざまなメモリーのモデルを適用し、解析することをお勧めする。DRAMベンダーの多くは、ベリログやVHDLといったLSI設計言語で機能モデルを提供している。さらに米デナリソフトウエア社の「SOMAモデル＊」を使えば、公平に比較できる。

大転換期の大前提

　半導体ベンダーは頻繁に、「消費電力が少ない」という宣伝文句を使う。こうした文句に遭遇したら、その文句の内容を冷静に検討する必要がある。すなわち全体のシステムの中で、その消費電力の低さがどの程度寄与するのかを明らかにしなければならない。
　そのチップを導入すれば、電池駆動時間の大幅な延長や発熱量の大幅な減少を実現できるのか。それとも、ディスプレイやCPUといった多くの電力を消費するサブシステムによって、「ノイズ」としてかき消されてしまうのか。この問題を扱った最高の論文を読まれることを強くお勧めする ＊A-1）。


雑誌無償購読申込み	ニュースレター登録	この記事に対する感想/ご意見


	Reed Electronics Group
	Electronic BUSINESS Japan　\|　Design Ｎews Japan　\|　Semiconductor INTERNATIONAL　\|　DETAIL JAPAN


	EDN Japanについて　\|　広告掲載について　\|　サイトマップ　\|　お問合せ

		Copyright (C) 2000-2007 Reed Business Information Japan K.K.

	個人情報に関する方針　\|　著作権・リンクについて　\|　会社情報