図2　EfficeonのVLIWアーキテクチャー

256ビットのVLIWアーキテクチャーである。すなわち、1クロック・サイクル当たりで最大8個の32ビット命令（「アトム」と呼ぶ）を発行できる。機能ユニットは11個備える。内訳は2個の整数ALU、2個のMMX/SSEユニット、2個のロード/ストア・ユニット、1個の分岐ユニット、4個の独自ユニットである。4個の独自ユニットの中でエイリアス・ユニットは、メモリー・エイリアスの問題をチェックすることによって、ストアに対するロードの整合を取ることを支援する。制御ユニットは、プログラム・フローと内部レジスターの割り当てを管理する。2個の実行ユニットは、より速いx86命令の変換と実行を支援する。なおロード/ストア・ユニットは主としてアドレス・オフセット命令用の32ビット加算器を内蔵する。この加算器は汎用の算術演算にも利用できる。

― 閉じる ―