前回のコラムでは、終端の処理が不完全な受信器を、定抵抗ネットワークを用いて理想的な終端を備えた受信器に作り替える方法を示した＊1）。
今回は、前回のアイデアを拡張した回路を紹介しよう。図1は、良好な終端と等化（イコライザー）機能を組み合わせた回路である。このような回路は、新たに追加する電子部品のコストを上回る性能改善の効果が見込める用途に最適だ。具体的には、長距離伝送ケーブルの終端処理である。
図1に示した、容量性負荷の駆動に最適化した回路を使って説明する。図中の数式は、あるボー・レート＊（fb）で動作する受信回路における回路定数を決める方程式である。GAC/GDCの比を調整すれば、信号の高周波成分を強調することができる。なおGACはボー・レートの半分の周波数（fb/2）における利得。GDCは低周波数領域における漸近利得である。
回路ネットワークaの中にある静電容量CINは受信器の入力容量であり、除去できない。インダクターL1と抵抗R2による直列回路が等化機能を実行する。回路ネットワークb（ダミー負荷ブランチ）は終端抵抗値を調整する回路である。すべての周波数において、回路全体の入力インピーダンスがZ0になるようにバランスを取る。定抵抗回路の一般理論によれば、インピーダンスの関係式b=Z02/aが確保できていれば、任意の回路ネットワークaを用いることができる。そして回路全体の入力インピーダンスは、すべての周波数において正確にZ0になる。こうした回路ネットワークaとbは、「デュアル・サーキット」と呼ばれている。
図1内に示した回路定数は、50Ω系の伝送路を2.5Gビット/秒の速度で駆動した場合の値である。GAC/GDCの比は4と設定した。図2は、図1の回路の周波数応答特性を表したものだ。青い曲線は、L1とR1を取り除き、C2とR2の両端を短絡させることで等化機能を外した定抵抗終端回路の周波数応答。一方の赤い曲線は、等化機能を加えた回路の周波数応答である。
fb/2を遮断周波数（1/（2πZ0CIN））よりもかなり高い周波数に設定しても、回路は機能する。しかしGAC/GDCの比は、次第に減少してしまう。入力容量CINが非常に大きい場合は、伝送路の特性インピーダンスZ0を下げるのが有効である。特性インピーダンスが低ければ低いほど、許容できる容量性負荷が大きくなるからだ。
図1に示した回路以外の構成も考えられる。例えば、信号の減衰が増えることを許容できるのであれば、CINと並列に抵抗R3を追加した回路が使える。R3を追加することで、CIN駆動時の実効的なインピーダンスを減らせる。この結果、応答速度に影響を与える時定数を下げることができる。なお抵抗R3の影響は、ダミー負荷抵抗をZ0からZ0+Z02/R3に変更することで補償する。（ハワード・ジョンソン＊2））
|
