雑誌無償購読申込み 最新号 バックナンバー 広告資料請求 EDN Japanについて お問合せ
雑誌無償購読申し込み
メールニュースレター登録
登録内容変更
アナログ IC/ディスクリート
電源/電池/コントローラー
PLD / メモリー
組み込みシステム
コンピュータ&ボード
EDA/IP/CAE/ソフトウェア
電子部品
計測器
ディスプレイ
デジタル家電
通信・ネットワーク
カーエレクトロニクス/産業機器
EDN Japan 記事検索
検索方法の詳細
雑誌無償購読申込み ニュースレター登録 この記事に対する感想/ご意見
designideas
2003年11月号
クリップを使って電話線から信号を取り出す

マクスウェル・ストレンジ 米メリーランド州在住
Maxwell Strange  
 容量結合クリップは、小型の絶縁板(ピックアップ・プレート)を、わに口クリップの上あごと下あごにそれぞれ固定したものだ。このクリップを使えば、より対線を利用した電話線や、シールドなしのアナログ線などのケーブルから、絶縁被膜を破らずに信号を取り出せる。クリップでケーブルを挟むだけで簡単に取り付けられる。接地への帰還経路も不要だ。
 容量結合クリップを電話線に取り付けた際の等価回路を図1に示す。電話線には2つのクリップを取り付ける。この際、2つのクリップの位置は検出した信号が逆位相になる場所を選ぶ。ピックアップ・プレートで検出した信号は高入力インピーダンスの差動増幅器に入力する。信号対雑音(SN)比と周波数応答特性を高めるために、クリップと増幅器、両者を接続するケーブルは、電話線に対して平行に設置する。また各プレートの形状は、電話線を挟み込む部分の長さが1インチ(25.4mm)以上になるようにする。ただしより対線ケーブルに取り付ける場合は、より対線のより合わせ周期に比べて短い長さにする。取り出した信号が打ち消し合うのを避けるためだ。プレートの形状は、電話線を包み込むように曲げた方がよい。結合容量を大きくできるからだ。取り出した信号が最も明りょうになるように、クリップの取り付け位置を調整する。
 クリップと増幅器、そして両者を接続するケーブルにはいずれもシールドが必要だ。電力線から放射される60Hz信号とその高調波による干渉を抑えるためである。クリップと増幅器を接続するケーブルは電気的特性がそろったものを使う。接続ケーブル間および接続ケーブルとシールド間に発生する浮遊容量は小さくする。従って増幅器はなるべくクリップの近くに設置する。増幅器は入力抵抗が大きく、電流雑音が小さく、同相信号除去比が高いものを選ぶ。
 取り出せる信号の周波数帯域は、クリップの結合容量と浮遊容量、増幅器の入力抵抗で決まる。ほとんどの場合、クリップとシールド間、接続ケーブルとシールド間の浮遊容量は、結合容量よりもはるかに大きい。このため浮遊容量は、取り出した信号を分圧し、減衰させてしまう。ただし、増幅器の入力から見える容量に浮遊容量が加わることで、雑音を信号の減衰量の平方根分だけ減少させるという効果もある。雑音は増幅器の入力抵抗を小さくすることでも低減できる。このためほとんどの場合、複雑な絶縁シールド(ブートストラップ・シールド)は不要だ。
 利得を稼ぐために増幅器の後段にポスト・アンプを接続しても構わない。また信号対雑音比を高めるために帯域通過フィルターを接続してもよい。電話信号の周波数帯域は約300Hz〜3kHzないし4kHz程度である。300Hz以下の減衰特性が高い高域通過フィルターを使えば、電力線からの雑音を効率的に除去できる。具体的には、2極サレン・キー(Sallen-Key)型バターワース・フィルターがよい。高い周波数でピークができるようにフィルターを調節すれば、信号を明りょうに取り出せる。
 さらに多くのクリップを並べてケーブルに取り付ければ、雑音除去特性を高められる。複数個のピックアップ・プレートで取り出した信号を、2つの増幅器に入力する(図2)。配線AとBに接続したプレートと、配線CとDに接続したプレートはどちらも同じ雑音を検出する。検出した雑音を増幅器OP1とOP2にそれぞれ入力する。この結果、2つの増幅器の出力に逆位相の雑音信号が現れる。増幅器OP3で逆位相の信号を2つ足し合わせることで、雑音を相殺できる。このとき雑音以外の信号、すなわち電話線から取り出した差分信号はOP1およびOP2の出力で同相である。従って相殺されることなくOP3の出力にそのまま取り出せる。
 この方法で用いるピックアップ・プレートは、シールドとして銅はくを片面に張り付けたプリント基板を利用できる。プリント基板のシールド面をわに口クリップにはんだ付けすればよい。電話線などのケーブルに長期間取り付けておく場合は、クリップをケーブルに直接、テープなどで固定してもよい。クリップの個数は偶数個であればいくつでも構わない。個数を増やせばより明りょうに信号を取り出せるが、8個も取り付ければ十分である。
 図3は試作した実験回路である。JFET*入力のオペアンプを4回路集積したICを2つ使った。このICはBiFET*入力のオペアンプでも構わない。この実験回路では、入力ケーブルの浮遊容量が大きかったため、オペアンプの入力抵抗は3.3MΩと比較的小さい値で十分だった。入力雑音はほとんどが10MΩの帰還抵抗における熱雑音である。通常は、電力線からの雑音の方が問題になる。そこで出力側に300Hz以下の雑音を除去するための高域通過フィルターを取り付けた。出力信号の電圧レベルは約50mVである。必要に応じてポスト・アンプを付け加えれば、等化やフィルタリング、増幅も可能だ。電圧レベルを手動または自動で制御してもよい。
 容量結合クリップを2つだけ使う方式と、より多くのクリップを並べて使う方式は、いずれも容易に入手できる部品だけで実現可能だ。ポスト・アンプを収容したボックス内の小さなスピーカーを介して、電話線を行き来する音声をはっきりと聞き取れる。しかし、多数のクリップを並べた方が、雑音がはるかに小さく、クリップの取り付け位置によって取り出した信号の品質が変化することも少ない。

用語解説 / 会社情報
【JFET】
junction field effect tran-sistor
接合型電界効果トランジスタ
▲本文へ戻る
【BiFET】
bipolar field effect tran-sistor
バイポーラ電界効果トランジスタ
▲本文へ戻る
「design ideas」への寄稿のお願い
米国EDN誌の日本語版「EDN Japan」は、米EDN誌と同様に「電子技術者の仕事に役立つ」誌面作りをモットーに掲げ、米EDN誌で注目を集めた記事の翻訳のほか、日本国内で独自に取材し執筆した記事を掲載して行く予定です。
弊誌「EDN Japan」では、「design ideas」と呼ぶ1ページ前後のコラムを毎号6ページ〜8ページ掲載しています。これは、米EDN誌の「名物コラム」で、電子回路設計などの現場で働く電子技術者の皆様からのご寄稿により成り立っています。そこで半導体メーカーや電子機器メーカーの電子技術者のほか、大学などの研究者、一般の方(コンサルタント業務に携わる方など)の皆様からの「design ideas」へのご寄稿を募集します。
【記事内容】
電気/電子回路の新たな提案とその説明。
半導体製品に組み込まれた新たな回路の紹介。
半導体/電子部品の面白い使い方。
半導体/電子回路の性能を引き出す、あるいは部品の弱点を補う回路の提案。など。
上記以外のテーマについては、別途ご相談ください。
【原稿の長さ】
原則として1〜2ページ。文字数は約1000〜1500、図版は1〜3点程度です。
【原稿料】
採用原稿に対して、400字当たり3000円(税込み)。
【注意点など】
未発表のものに限定します。
ご寄稿いただいた原稿は、EDN Japan誌で選考させていただき、採用/不採用を決めさせていただきます。
掲載した原稿の著作権はEDN Japan誌に帰属します。
ご寄稿いただいた原稿は、EDN Japan誌のほか、米国EDN誌やEDN Asia誌、EDN China誌、EDN Europe誌に掲載される可能性があります。
原稿のご寄稿ほか、ご質問・ご要望などは こちらまで。
雑誌無償購読申込み ニュースレター登録 この記事に対する感想/ご意見
Reed Electronics Group
Electronic BUSINESS Japan | Design News Japan | Semiconductor INTERNATIONAL | DETAIL JAPAN
EDN Japanについて | 広告掲載について | サイトマップ | お問合せ
 Copyright (C) 2000-2007 Reed Business Information Japan K.K. 
個人情報に関する方針 | 著作権・リンクについて | 会社情報