携帯機器向けの低消費MPU、動画像を大規模並列回路で処理

2003年9月号

携帯機器向けの低消費MPU、
動画像を大規模並列回路で処理

米ネオマジック社は、携帯機器向けのマイクロプロセッサー（MPU）「MiMagic 6」を開発中である。MPEG4などの動画像を符号化/復号化する処理に向け、大規模な並列処理回路をアクセラレーターとして内蔵した。512×160の論理エレメントで構成する。このほか、ARM926EJ-Sプロセッサー・コア、1.7MビットSRAM、液晶コントローラー、2次元グラフィックス・アクセラレーターなども搭載している。
（本誌）

マックス・バロン	米マイクロプロセッサー・レポート誌*	シニア・エディター
Max Baron	Microprocessor Report	Senior Editor

　携帯型システムを狙ったマイクロプロセッサー・ベンダーの競争が激化している。情報処理機能付き携帯電話機や無線通信機能付きPDA*、GPS*システム、携帯型スキャナーなどの先進的なシステムは、汎用のアプリケーション処理に加えてマルチメディア処理を実行しなければならない。さらに、これらの処理は低い消費電力で達成する必要がある。
　マルチメディア処理は高い性能を必要としがちであり、消費電力はそれなりの大きさになる。従ってマイクロプロセッサー・ベンダーがプロセッサーの性能対消費電力を評価するときには、マルチメディア処理における値を測定することが当然のこととなってきた。

米ネオマジック社コーポレート・エンジニアリング担当副社長のサンジャイ・アドカー氏同氏は、同社の新しいマイクロプロセッサー「MiMagic 6」を発表した。

　2003年6月17日に「エンベデッド・プロセッサー・フォーラム*」において、米ネオマジック社*コーポレート・エンジニアリング担当副社長のサンジャイ・アドカー氏は、同社の新しいマイクロプロセッサー「MiMagic 6」を発表した*1）。このチップは数多くの競合企業の先頭を切って、新たな方式のマルチメディア処理用アクセラレーター回路を搭載した。携帯電話機やPDAなどで、画像処理やビデオ処理などを必要とする機種への搭載を狙う。

マルチメディア処理の選択は難しい

　消費電力当たりの性能が高いマイクロプロセッサーを設計するときに、アーキテクチャー設計者は次のような課題に直面する。単一の命令セット・アーキテクチャー（ISA*）を採用すると、性能を向上させるためには動作周波数を上げざるを得ない。一方、単純なプロセッサー・コアにアクセラレーターを組み合わせることで消費電力を減らすとなると、ISAの姿はとても美しいとは言えなくなる。
　電池で駆動する機器に向けた最近のマイクロプロセッサー設計は、プロセッサー・コアとアクセラレーターの組み合わせとなっていることがほとんどである。それにはいくつかのもっともな理由がある。
　まず、データ・ファイルの処理が中心である場合は、DSPや専用プロセッサー、ハードウエア・アクセラレーターで処理した方が効率的なことが多い。回路面積が増えてコストが増大したとしても、電池動作時間が延びる効果によって減殺される。薄くて軽い電池は高価であり、またエネルギー容量の大きな電池を積むことはシステムの重量と容積を増大させることになるからだ。電池のコストは、マイクロプロセッサーのチップ・コストを超えることすらある。
　プロセッサーとアクセラレーターを組み合わせる理由は、次の方が決定的かもしれない。選択の余地がないからだ。それはソフトウエア・プロセッサー・コアを採用すると、動作周波数が制限されるということである。0.18μm技術で製造するARMアーキテクチャーのソフトウエア・プロセッサー・コアは150M～225MHzで動く。0.13μm技術で製造すると、動作周波数は300M～400MHzに上昇する。ただしリーク電流が増える。こういった低めの周波数で動作するARMコアの性能は、ある程度のマルチメディア処理には十分である。しかし高い要求性能に応えるためには、アクセラレーターのサポートが必須となる。
　プロセッサー・コアとアクセラレーターを組み合わせたLSIは、クロック・ゲーティング*を採用するか、あるいは適当に電源供給を断つことによって単一のプロセッサー・コアよりも低い消費電力を得られる。ただし、プロセッサー・コアでは電力管理技術が引き続き改良されている。例えば、キャッシュや内部モジュール、内部論理、パイプラインに対してクロック・ゲーティングを実行するといった改良である。この結果、プロセッサー・コアとアクセラレーターを組み合わせた場合と同じ程度まで消費電力を低減する可能性があることにも注意しておかねばならない。
　プロセッサーとアクセラレーターを別々に内蔵する方式を採用したからといって、チップ・アーキテクチャー設計者の業務がささいなものになるわけではない。アクセラレーターの方式を検討することになるからだ。最も回路面積が小さくて消費電力が低いアクセラレーターの実現手法はハードワイヤ論理である。プログラミングは不可能か、あるいは、わずかに可能な程度にとどまる。柔軟性はない。アクセラレーターのアーキテクチャーをプログラム可能な方向に移行させると、アクセラレーターの負荷と消費電力が増大する。
　ネオマジック社のマイクロプロセッサーは、プロセッサー・コアとアクセラレーター・コアを別々に内蔵する。半導体製造をファウンドリーに頼る企業としては自然な選択である。同社が以前に製品化したマイクロプロセッサー「MiMagic 5」は、MPEG4*とH.263*の復号化処理をソフトウエアで実行するが、ハードウエアが処理を補助する。またハードウエアによる色空間変換と固定ビデオ・スケーリングを内蔵している。さらにCCIR 601-5ビデオ入力ポートを備える。MiMagic 5はまた、オーディオ・インターフェースを備え、ステレオ音声とモデムをサポートした。画像を描くのは、ARM922Tプロセッサー・コアである。このコアは機器の制御とアプリケーション・ソフトウエアの実行も担う。動作周波数は最大220MHzである。0.18μm技術で製造したMiMagic 5は、通常の負荷を実行しているときの消費電力が200mW程度になると同社は推定している。

重いマルチメディア処理を担う

　ネオマジック社のMiMagic 6は、プロセッサー・コアとアクセラレーター・コアを内蔵するマイクロプロセッサーの設計手法を忠実に守って開発された（図1）。その性能は既存のプロセッサーであるMiMagic 5よりも高い。0.13μm技術で製造されるMiMagic 6プロセッサーは、新たに2つのコアを内蔵した。ARMプロセッサー・コアとマルチメディア処理用アクセラレーターである。
　ARMプロセッサー・コアは、MiMagic 5では「ARM922T」だったのに対し、MiMagic 6は「ARM926EJ-S」に変更した。ARM926 EJ-Sは、ジャバ（Java）・アクセラレーターの「ジャゼール（Jazelle）」を装備する。ソフトウエアのジャバ仮想マシン・インタプリターを利用する場合に比べ、ジャバ・プログラムの処理性能は最大で8倍向上するとされる。
　ARM926EJ-Sはまた、MAC*演算を1サイクルで実行できる16×32ビット乗算器を内蔵する。Thumb命令セットも搭載する。プロセッサー・コアは16Kバイトの命令キャッシュと16Kバイトのデータ・キャッシュを内蔵する。最大動作周波数は200MHzと控えめだ。なお英アーム社は、ARM926EJ-Sを0.13μm技術で製造した場合に動作周波数は220M～250MHzに達すると述べている。
　ディスプレイ・サポートとグラフィックス処理回路、周辺回路は豊富である。2次元グラフィックス処理回路は、双方向のラスター走査とビットブリット（ビット・ブロック転送）、X/Y座標アドレッシング、クリッピングといった機能を実行する。内蔵の1.7MビットSRAMバッファーによって、16ビット/画素表示のときに最大で800×600画素のディスプレイを駆動する。また消費電力を抑えるためにディスプレイの一部分だけを表示する機能を備える。
　MiMagic 6チップの画像処理/ビデオ処理サブシステムは、静止画像と動画像の入力をサポートする。このサブシステムは色空間の変換を実行する。また、CMOS/CCDイメージ・センサー・モジュール入力とCCIR601-5/ベイヤー（カラー・モザイク表示）・ビデオ入力を備える。さらに、最大100万ポリゴン/秒の描画能力を有する3次元グラフィックス・アクセラレーター機能を持つ。
　これまで市場に受け入れられているマイクロプロセッサーと同様に、ネオマジック社はMiMagic 6チップに数多くの周辺回路を搭載した。SDメモリー・カード*・コントローラー、USB1.1、IrDA、汎用入出力、タイマー、割り込みコントローラーなどである。
　オンチップ・バスはAMBA*のマルチレイヤーAHB*バックボーン・バスである。このバスが、プロセッサー・コアとグラフィックス回路、周辺回路が必要とするデータ転送速度を満たす。メモリーからプロセッサーへの命令フェッチとデータ・フェッチには、それぞれ別々のバスを利用する。外付けのSDRAMあるいは内蔵SRAMから液晶ディスプレイ用フレーム・バッファーへのデータ転送にも、別のバスを用意した。さらに2本のバスをDMA*転送に割り当てた。マルチメディア処理用アクセラレーターが共有する拡張バスも備えている。
　もう1つの新しいコアである、マルチメディア処理用アクセラレーター（図1のマルチメディア・エンジン）は、APA（Associative Processing Array）と呼ぶ。同社はイスラエルのアソシアティブ・コンピューティング社を1999年2月に買収し、APAの知的財産権を入手した*2）。もともとは、マシン・ビジョン用LSIに実装されていた回路である。携帯電話機やPDAなどよりも高い性能を要求する市場、すなわち高い処理能力が必要な用途には役立つかもしれない。

大規模な並列処理回路を内蔵

　 MiMagic 6のマルチメディア・エンジンにおける新たな「マジック」は、メモリー中で計算を実行するマルチメディア・プロセッサーにある。一見すると、目新しいところはないように思える。例えば米マイクロン・テクノロジー社は、16MバイトのDRAMと256個の8ビットALUを集積したプロセッサーを開発している。このチップは200MHz動作時に6～8Wの電力を消費する。
　ネオマジック社のAPAコアは、新しいコンセプトが背景にある。それはビット・レベルの簡単な論理演算ユニットとメモリー・ビットを組み合わせた連想メモリー（CAM：content addressable memory）を使ったことだ（図2）。MiMagic 6のAPAコアには、512ワード×160エレメントの論理エレメントが実装されている。それは8万1920ビットのメモリーと8万1920個の論理演算ユニットである。
　APAの考え方で最も面白い点は、複数の値を取るデータについてビット・オリエンテッドなシリアル操作を実行することである。通常のマイクロプロセッサーでは、8ビットあるいはもっと広い幅のワードを処理する。このため、重くて複雑なALU*が必要となる。ALUが扱うデータのビット幅が広くなると、メモリーとのデータのやり取りに必要なビット幅が広くなる。この結果、ALUとメモリー間の遅延時間が延びてしまう。
　APAのマルチメディア・アクセラレーターはオペランド（被演算子）と処理結果を、論理エレメント列の数と同じ160ビットの「ストリング（string）」として格納する。現在のAPAコアは512個のストリングで構成される。そして512個の単純な演算を1サイクルで実行できる。演算のいくつかは、前のサイクルの状態に依存する。また、キャリー（けた上げ）の有無にもよる。図3には、「比較」操作を実行するときの外部データと操作結果、キャリーを保持するタグ・レジスターを示す。
　APAの内部構造の詳細はまだ公開されていない。ただしAPAのオペランドと演算結果は、APA自身についての情報を与えてくれる。APAは2つのオペランドのそれぞれについて同時に1ビットの演算を実行して結果を得る。2つのオペランドと結果は同じビット位置に並べなければならない。
　例えばビット4の場合、INPUT_1a_（ビット4） OP INPUT_2a_（ビット4）→ RESULT_A_（ビット4）という具合である（OPは演算コード）。
　マルチメディア・エンジンが内蔵するアソシアティブ・プロセッサー・コントローラー（APC）の160ビットのマスクが、オペランドと結果のビット位置を選択する。APCは、入力データに対する単純な論理操作の実行を制御するコードを保持している。真理値表がAPCに実装されるかもしれない。8ビットの加算でも、ほかのオペランド・ビットの値とキャリー、ビット加算を実行する論理テーブル、最終書き込みが、ビットごとの論理演算に必要となる。実行には64サイクルかかるだろう。
　ネオマジック社は、APAコアのテスト・チップは100MHzで動作したと主張する。このとき、APAコアは毎秒8億回の加算を実行できる。真理値表による最適化を実行すると、加算性能は毎秒21億3300万回に向上するとされる。ただしAPAコアをマイクロプロセッサーに内蔵したときには、100MHzでは動作させないだろう。CAMの動作は遅く、しかも言われているよりも多くの電力を消費しかねないからだ。多分、快適に動く60M～70MHzで動作させることになるだろう。マルチメディア処理を十分実行でき、しかも消費電力の低いプログラマブル・アクセラレーターとして動作する周波数である。同社が製造技術をMiMagic 5の0.18μmプロセスからMiMagic 6では0.13μmプロセスに変更した理由は、この辺りにあったのかもしれない。ARMコアを200MHzで動かすことは、製造技術を変更する明確な理由とはならない。注意すべきはAPAコアの性能である。APAコアでは、使用したデータと演算結果のシフトが同時に、新しいデータのロードと結果の格納を可能にする。
　メモリーが100MHzで動くとすると、MiMagic 6のメモリーにおけるデータ転送速度は最大3200Mビット/秒となる。これはAPAコアに、最大毎秒625万回のビット・オリエンテッドなフルアレイ操作を可能にする。64MHzで8ビット加算（シリアル・ビットごとに100万個の結果）を実行するためには、APAコアは512×25（2個の8ビット・オペランドと1個の9ビットの結果で合計25ビット）＝1万2800Mビット/秒の処理能力を必要とする。演算主体の動作では、メモリーの制限はそれほど重要ではない。
　APAコアに実行させる機能には、MPEG4/　H.263の符号化/復号化や3次元グラフィックス・アクセラレーター、AMR*の符号化/復号化、ビデオ・ストリーミングの符号化/復号化などがある。さらに、デジタル・カメラ用の処理も実行できる。例えばヒストグラムに基づく色彩と光度の調整、連続かつ線形のデジタル・ズーム、手ぶれの補正といった処理がある。
　ほかの特定用途向けアクセラレーターと同様に、APAコアはARMコアによってサポートしなければならない。APAコアが動作している間は、ARMコアの負荷は軽い。200MHz動作のARMコアにとっては、50MHz程度の作業量となろう。すなわちARMコアはオペレーティング・システム（OS）を動かし、マルチメディアの操作を制御し、MPEG4のデータを転送し、ビットをパック/アンパックし、オーディオ機能を提供する。

動作時の消費電力を下げる

　今のところ、タスクに合わせて電源電圧と動作周波数を変えることによって消費電力を低減する手法は使えない。ソフトウエア・プロセッサー・コアを採用しているからだ。従ってMiMagic 6の電力管理機能は、入出力部の電源電圧が1.8V/3.3V、コア部の電源電圧が1.2Vという固定電圧の条件下で動作しなければならない。
　ただし、タスクにおける各プロセスの生成と期限の要件を満たしながら消費電力を下げるような、コアの動作周波数を選択できる可能性はある。また外付けメモリーへのアクセス中、あるいは周辺回路が待ち状態のときには、電力管理機能がコアの動作周波数を下げられるかもしれない。
　動作周波数以外では、クロック・ゲーティングによる電力管理が可能である。クロック・ゲーティングでは、周辺回路と周辺回路の通信用バスをまとめたクロック・ドメインを扱う。特定のタスクを実行する周辺回路は電源を遮断されるのではなく、クロック・ゲートのオフ状態となり、リーク電流だけを消費する。
　いくつかのマイクロプロセッサーは、アドレス・デコーダーによる自動的なクロック・ゲーティングを採用している。MiMagic 6では、アドレス・デコードによる制御とソフトウエアによるプログラムを組み合わせてクロック周波数とクロック・ゲーティングを管理する。ハードウエアに対してより直接的に制御する権限をオペレーティング・システムに与えた。
　上記の通常動作モードとは別に、MiMagic 6は2つの低消費電力モードを備えている。アイドル・モードとスタンバイ・モードである。アイドル・モードでは、32kHzのリアルタイム・クロックと割り込みシステムのみが機能する。液晶ディスプレイ・コントローラーは動作している可能性と、停止している可能性がある。この状態は、ユーザーが最後に操作したときから経過した時間に依存するだろう。コアにクロックは供給されていないが、電源は供給されている。電源を供給するのは、直前の状態を保持するためである。
　スタンバイ・モードでは、システム・バスのクロックをオフにする。ただしリアルタイム・クロックと割り込みはオンのままである。アイドルと同様に、液晶ディスプレイ・コントローラーは動作/停止の両方の可能性がある。ネオマジック社は、標準的な消費電力は液晶ディスプレイ・コントローラーが動作しているときに10m～12mW、停止しているときに1mW未満だと述べている。
　APAコアの消費電力は、その性能を考慮すると適切な大きさにある。エンベデッド・プロセッサー・フォーラムにおいて同社は、動画像に対してMPEG4処理を実行したときの代表的な消費電力を公表した。QCIF*の画像を15フレーム/秒で復号化処理したとき、消費電力は10mWである（動作周波数は13　MHz）。同じQCIF画像を15フレーム/秒で符号化/復号化処理した場合は、29mWとなる（動作周波数は45MHz）。また画像の画素数がCIF*と高くなると、15フレーム/秒の復号化処理に23mWを要する（動作周波数は32　MHz）。一方、QCIF画像を15フレーム/秒で符号化処理しながらビデオ・カメラ機能を拡張させた場合には、消費電力は29mWとなる（動作周波数は45MHz）。なおこれらの値は、APAコアのテスト・チップを使って実験的に測定した結果であることに注意されたい。
　ネオマジック社は、マイクロプロセッサー全体のシリコン・チップを完成させていない。このため、チップ全体の消費電力値をまだ得ていない。ただし比較と推定はできる。伊仏合弁のSTマイクロエレクトロニクス社の携帯電話機用マイクロプロセッサー「Nomadik」はARMコアと2個のVLIW DSPコアを内蔵しており、MiMagic 6との比較が可能である*3）。いずれも0.13μmの製造プロセスと、1.2Vのコア電源を選択したからだ。MPEG4処理に要する消費電力は、両チップで同じくらいである。またマイクロプロセッサー・レポート誌は、MiMagic 6全体の消費電力を以下のように推定した。ARMコアが200MHzの動作周波数で負荷の軽いタスクを実行し、APAコアが66MHzで動作した状態で、約225mWである。

ソフトウエアが必要

　APAコアでは、実行できる命令をわずか4つに制限した。「比較（Compare）」、「書き込み（Write）」、「列転送（Move Columns）」、「行シフト（Shift Rows）」である。この制限が、極めて高速なアクセラレーターの実現に寄与した。ただし実際の操作を考えると、「比較」という用語は適切には思えない。CAM技術の開発初期に使われた用語だろう。「比較」と「書き込み」は対になって論理演算を完結させる。真理値表によって定義されるメタ命令と解釈すべきだろう。
　APAコアの設計チームは、マルチメディア用途にAPAコアを使用したいプログラマーのために、高位のネイティブな命令セットを提供している。高位の命令には、「プラス（Plus）」、「マイナス（Minus）」、「乗算（Multiply）」、「除算（Divide）」、「ビットごとの論理演算（Bit-wise Logic：AND, OR, XORなど）」、「比較（Comparison：＞、＜、＝＝など）」、「クリップ（Clip）」、「丸め（Round）」、「インクリメント（Increment）」、「デクリメント（Decrement）」、「絶対値（Absolute）」、「負号化（Negate）」、「算数シフト（Arithmetic Shift）」、「ベクトル・シフト（Vector Shift）」、「ルックアップ・テーブル（Look-up Table）」、「グローバル関数（Grobal Functions：ベクトル値の最大/最小/合計）」と「ブロック関数（Brock Functions：M×Nの最大/最小/合計/平均/メディアン）」がある。
　ネオマジック社はまだ、MiMagic 6のプログラム用マニュアルを発行していない。またAPAを制御するときの基本であるビット・レベルの動作を公開する意志があるかどうかも不明である。ビット・レベルの動作が公開されれば、プログラマーは独自の命令を作成できる。
　同社の計画では、サード・パーティーによるオペレーティング・システムのサポートが予定されているのは、シンビアン7.0/7.0s（あるいはシリーズ60）、ウインドウズCE.NET 4.2、マイクソフト・スマートホン 2003/4である。同社は、ソフトウエア開発者向けにミドルウエアを提供することも考えている。MPEG4/ H.263ビデオ、AMRコーデック、デジタル・カメラ機能、SIP*を使用した3GPPストリーミング・メディア・クライアント、3次元グラフィックスのAPI*ライブラリーを用意する。

次になすべきことは

　ネオマジック社は、FPGAチップとAPAコア・チップを組み合わせて一時的にMiMagic 6を実現した。この暫定版MiMagic 6を使い、同社は低い動作周波数で十分なビデオ符号化/復号化処理性能を示した。しかし、主要な開発作業はまだ残っている。しかもそれは、チップを完成させるという作業ではない。
　主要な開発作業はソフトウエア・サポートの領域にある。MiMagic 6に対応したオペレーティング・システムやアプリケーション・ソフトウエアは簡単には入手できないし、納期が短くはない。マルチメディアの作業負荷をテストするためには、ソフトウエアを組み合わせて動かす必要があるのだ。さらに、電力管理を経済的に実行するためには、ソフトウエアによる調整が欠かせない。オペレーティング・システムを移植したり、APAコア用の符号化/復号化ソフトウエアを開発したりするように、ソフトウエア・ベンダーを促す必要もある。
　オマジック社によると、複数のオペレーティング・システムがMiMagic 6に移植される予定である。また同社は、ウインドウズCEとシンビアンに対応したボード・サポート・パッケージ（BSP）を提供する。ビデオ用およびカメラ用のアプリケーション・ソフトウエアと、3次元グラフィックス用APIも用意する。
　チップとソフトウエア、開発ボードのすべてが完成するまで、ユーザーは採用へは動かないだろう。先に述べた課題はあるものの、プログラム可能なアクセラレーターという長所はそのまま維持される。どんな論理機能もビット・シーケンシャルなプログラムとして表現できることと、ローカル・メモリーから演算を直接実行できることが、差異化の主要なポイントとなるだろう。
　MiMagic 6は性能と消費電力のバランスを取る必要のある機器に採用される可能性がある。PDAと携帯電話機に加え、携帯型オーディオ機器、画像処理、画像認識にも使われるかもしれない。（C2003：In-Stat/MDR）END

用語解説 / 会社情報

米マイクロプロセッサー・レポート誌*
リード・エレクトロニクス・グループの米In-Stat/MDR社が発行するマイクロプロセッサー技術専門誌。ホームページ・アドレスは下記の通り。
http://www.mpronline.com


雑誌無償購読申込み	ニュースレター登録	この記事に対する感想/ご意見


	Reed Electronics Group
	Electronic BUSINESS Japan　\|　Design Ｎews Japan　\|　Semiconductor INTERNATIONAL　\|　DETAIL JAPAN


	EDN Japanについて　\|　広告掲載について　\|　サイトマップ　\|　お問合せ

		Copyright (C) 2000-2006 Reed Business Infomation Japan K.K.

	個人情報に関する方針　\|　著作権・リンクについて　\|　会社情報