ある信号をA点から約15.2m（50フィート）離れたB点に送る場合を考えてみる。使用するケーブルは同軸ケーブル「RG-58」。データ伝送速度は1000Mボー（1ns/ビット）。信号の立ち上がり時間と降下時間はいずれも250ps。シングル・エンド伝送で、3.3V動作の50Ωライン用ドライバーICを使うものと仮定する。
このシステムの応答は図1のようになる。この図で赤い実線で示したのは、シミュレーションによって予測した実際のアイ・パターンである。青い破線は、表皮効果によるひずみや損失がない理想的な場合のアイ・パターンを示したものだ。データのパターンは、「.....1111010001111....」とした。
さらに図1では、電源電圧が3.3Vの場合における最悪ケースの受信しきい値レベルを黒い破線で示した。V（IH）とV（IL）である（JEDEC*規格のLVTTL*、高レベル＝2.0V、低レベル＝0.8V）。ここで、最初の信号波形に注目して欲しい。低レベル側のしきい値レベルに達していない。従って、ビット・エラーを発生することになる。さらにシングル・エンド伝送の場合は、LVTTLレシーバーでデータを正しく受信できたとしても、受信波形にはかなり大きなジッターが含まれていることを覚悟すべきである。
差動レシーバーで誤差を減らす
そこでシングル・エンド・レシーバーの代わりに、差動レシーバーと差動ケーブルの組み合わせを使えば、こうした問題を解決できる。差動レシーバーを使った場合、しきい値レベルはデータ・パターンの中央に近い値に設定される。実際の値は、図1の1.6V付近の接近した2本の黒い破線で示した。一般に差動ロジックは、通常のシングル・エンド型ロジックよりも精密に設定される。なお今回はLVDS*に対応した差動レシーバーのしきい値レベルを示した。
こうしたしきい値レベルであれば、パルス信号に大きなひずみがあってもデータを正しく判定できる。一般に伝送線路におけるひずみ量が同じであると仮定すれば、差動レシーバーの方がシングル・エンド・レシーバーよりもジッターの発生量が少ない。理由は、差動レシーバーの方がしきい値レベルの変動幅が小さいことにある。
図1の例では、差動レシーバーを使うことで、シングル・エンド伝送の信号伝送特性を改善できる。この際、マイナス側の信号入力端子は、安定で正確な1.65V電源に接続しておく。こうした簡単な変更を加えることで、従来に比べて安定なシングル・エンド・レシーバーを実現できる。
さらに良好な特性を得られる構成を紹介しよう。まず同軸ケーブルの端部に50Ωの終端抵抗を接続した上で、マイナス側の信号入力端子に接続する構成である。なおマイナス側の信号入力端子には1.65Vの電源を接続したまま残しておく。この構成にすれば、同軸ケーブル内で発生した直流損失の影響を、ロジックのしきい値の高レベルと低レベルの両方に同じ量ずつ反映させることが可能になる。この結果、受信信号の中央値を、しきい値の中央に合わせることが実現できる。
（ハワード・ジョンソン*1））
|
