10Gボード設計、スルーホールの最適化がカギ

2003年9月号

10Gボード設計、
スルーホールの最適化がカギ

「XFP MSA」は高速シリアル・インターフェースを採用することで光トランシーバー・モジュールを小型化した。小型化の代償として10Gビット/秒のシリアル・データ伝送に対応するプリント基板設計が求められる。課題は伝送線路の反射を最小に抑えることだ。それには多層プリント基板に設けるスルーホールの最適設計が必要となる。（本誌）

ローレンス・ウィリアムス*1）
Lawrence Williams

スティーブ・ルーセル*2）
Steve Rousselle.

ブライアン・ブーツ*3）米アンソフト社
Bryan Boots Ansoft Corp.

　「XFP MSA*」は10Gビット/秒のシリアル・データ伝送速度に対応した光トランシーバー・モジュールの共通仕様である。SONETのOC-192や10GbE（10Gビット/秒対応のイーサーネット）、10GFC（10Gビット/秒対応のファイバー・チャネル）およびITU-T G.709が規定するデータ伝送速度に対応する。特徴はSERDES*をトランシーバー・モジュールに内蔵しないことだ。トランシーバー・モジュールの外形寸法を小さくできるメリットがある。ただし、デメリットもある。プリント基板上の配線を伝搬する信号の伝送速度が高くなってしまうことだ。このためプリント基板設計の難易度は非常に高くなる。そこで本稿では、電磁界解析の結果から10Gビット/秒のデータ伝送速度に対応するプリント基板の設計ガイドラインを示す。

10G対応の基板設計が必要に

　XFP共通仕様を策定したXFP MSAグループは、ネットワーク機器や光モジュール、半導体、コネクターなどのメーカーから構成されている。2001年にこのグループを立ち上げたメンバー企業は、米ブロードコム社、米ブロケードコミュニケーションズシステムズ社、米エミュレックス社、米フィニサー社、米JDSユニフェーズ社、米マキシム・インテグレーテッド・プロダクツ社、米ONIシステムズ社、米イノベーションコア SEI社、米タイコ・エレクトロニクス社および米ベリオ・コミュニケーションズ社である。現在は、光モジュールや半導体チップ、システム実装などの分野から60社以上がコントリビューターおよびユーザーとして参加している。
　XFPトランシーバー・モジュールを搭載するライン・カードの典型的な構成は、トランシーバー・モジュールやそれを収容するケージ、ホスト・ボード、ヒート・シンクなどからなる（図1）。XFPトランシーバー・モジュールの外形寸法は78mm×18.4mm×8.5mmと小さい。電気信号のインターフェースにXFI*、すなわち10Gビット/秒のシリアル・インターフェースを採用しているからだ。XFPトランシーバー・モジュール内部では電気的な信号処理をほとんど行わない。すなわち、SERDESなどの信号処理回路はシステム・ボードに実装した送受信用LSIに内蔵する。トランシーバー・モジュールの構造が簡単になり、外形寸法を小さくできる。
　「Xenpak*」や「XBI*」のような従来の共通仕様では、XAUI*に対応した送受信用LSIやSERDES用LSIなどが必要だった。このため、トランシーバー・モジュールの構成が複雑になり、外形寸法や消費電力を小さくできなかった。
　しかし、XFPでは別の課題が生じる。送受信用LSIをホスト・ボード上に配置するため、高速のデータ伝送速度に対応するプリント基板設計が必要になることだ。10Gビット/秒のデータ伝送にFR-4基板（いわゆるガラス・エポキシ基板）で対応しなければならない。つまりプリント基板の設計者は、200mm～300mmもの配線を通過してきた信号に対して十分な電圧振幅と波形忠実度を保証する必要があるのだ。その配線は通常、マイクロストリップ・ラインやストリップ・ライン、多層プリント基板の層間接続用ビア、30ピンのコネクター、および送受信用LSIのBGAパッケージから構成される。

伝送線路の反射を抑える

　XFIは9.95G～10.75Gビット/秒のデータ伝送速度に対応するシリアル・インターフェースである。信号の伝送には差動伝送路を用いる。差動インピーダンスは100Ω、送受信する信号の結合方式は交流結合である。
　XFPトランシーバー・モジュールの一般的な実装形態において、電気信号の伝送経路はトランシーバー・ボードと活線挿抜（ホットプラグ）可能な30ピン・コネクター、ホスト・ボード、送受信用LSIのBGAパッケージからなる（図2）。これらのすべてをホスト・ボード設計者が自ら設計することは少ないだろう。実際、BGAパッケージの設計にまで直接関与するホスト・ボード設計者はごく少数だ。しかし重要なことはBGAパッケージそのものを設計することではない。BGAパッケージなどの影響を考慮して伝送経路を設計することが重要なのだ。
　電気信号の伝送特性をシミュレーションし実測値と比較すれば、XFIに対応するプリント基板の設計ガイドラインが見えてくるだろう。今回用意した評価ボードは標準的なFR-4基板である（図3）。基板の厚さは0.9mm、比誘電率（εr）は4、誘電正接（tanδ ）は0.016である。すべての配線に厚さ18μmの銅はくを使用した。
　10Gビット/秒シリアル・インターフェースであるXFIの特徴の1つは、プリント基板による信号の減衰をある程度許容できることだ。プリント基板の設計者はこれまで、FR-4基板で10Gビット/秒の信号に対応しようとは考えてこなかった。FR-4基板では、高周波での誘電損失が極めて大きくなってしまうからだ。一般に、FR-4基板上の差動マイクロストリップ・ラインの挿入損失は周波数が5GHzのときに1インチ（25.4mm）当たり約0.5dB、10GHzのときに約0.9dBである。すなわち、10Gビット/秒といった高速デジタル信号の伝送においては、低域通過フィルターを挿入するのと同じ効果になる。デジタル信号の伝送可能距離を大きく制限してしまう。
　しかし幸いなことに、最近の送受信用LSIやXFPトランシーバー・モジュールはこの挿入損失を補償する回路を備えている。このため、伝送可能距離を12インチ（約300mm）まで延長できるようになった。従って、XFPトランシーバー・モジュール用ホスト・ボード設計者の課題はもっぱら、伝送線路の反射特性を最適化して不要な反射を抑えることである。

スルーホールは長く使う

　多層のプリント基板では、層間の接続にビアを使う。ホスト・ボードやトランシーバー・ボードでは、表面層に実装したBGA封止の送受信用LSIやコネクターのピンを信号配線層（内層）のストリップ・ラインに接続する際に利用する。最も一般的なビア構造はいわゆるスルーホールである。製造工程が単純なため、コストを抑えられる。その製造工程は次のようになる。あらかじめ信号配線層に信号を引き出すためのパッドを設けておく。次にドリルを使って、プリント基板を貫通する穴をパッドの位置にあける。この後に穴の内面を金属でコーティング処理（めっき）する。このコーティング処理により、表面層の配線と信号配線層の配線を電気的に接続する。
　スルーホール以外のビア構造としては、ブラインド（blind）・ビアやバックドリル（back-drilled）・ビアがある。これらのビア構造を使えばスルーホールよりも特性が優れた伝送線路を得られる。しかし製造工程は複雑で、製造コストが高くつく。このため業界関係者の多くは、XFPトランシーバー・モジュールを実装するプリント基板では量産時のコストを抑えるためスルーホールを採用するだろうと見ている。
　スルーホールを使った伝送線路の具体的な例を見てみよう（図4）。16層プリント基板において、表面層と隣接する信号配線層をシングル・エンドのスルーホールで接続した。実際にプリント基板の表面層と隣接する信号配線層を電気的に接続しているのは、プリント基板を貫通するスルーホールのごく一部に過ぎない。スルーホールの残りの部分は電気的な接続に寄与しない。寄与しないだけでなく、伝送線路の反射特性を悪化させてしまう。スルーホールの残りの部分がオープン・スタブを形成するからだ。オープン・スタブは伝送線路上に電気的な短絡状態を作り出す。その結果、余分なリアクタンス成分が生じ伝送線路の特性インピーダンスが低下する。つまり不要な反射が発生してしまう。
　改善策はスルーホールを長く使うことである（図5）。すなわちスルーホールを使う際には、表面層と接続する信号配線層になるべく遠く離れた層を選択する。この結果オープン・スタブを短くできるため、信号の反射を抑えられる。

スルーホールの特性を最適化する

　スルーホールにおいてオープン・スタブの長さが伝送線路特性に与える影響を解析した。解析には当社の3次元電磁界解析ツール「HFSS*」を使った。表面層と信号配線層をスルーホールで接続した伝送線路の反射特性（S₁₁）を求めた（図6）。表面層と接続する信号配線層を16層の中から6つ選択し、それぞれのケースについて個別に電磁界解析を行った。表面層から離れた信号配線層に接続した伝送線路の方が反射が小さくなっている。オープン・スタブの長さが短くなるためだ。赤色のトレースは表面層と、表面層から最も離れた信号配線層をスルーホールで接続した伝送線路の反射特性である。S₁₁の値が最も小さい。すなわち不要な反射が最も小さいことを意味する。
　10Gビット/秒シリアル・インターフェースであるXFIは差動伝送線路を使う。このためスルーホールも常に2つの穴をペアで使用する。いわゆる差動スルーホールである。これを使って、表面層の差動マイクロストリップ・ラインからプリント基板内部の信号配線層に形成した差動ストリップ・ラインへと信号を伝送する。図7は、多層プリント基板に形成した差動スルーホールの例である。この差動スルーホールはいくつかの電源層と接地層を貫通する。このとき、差動スルーホールの特性インピーダンスを決める寸法は次の4つである。すなわち、(1)スルーホールの直径（プリント基板に穴を開けるドリルの太さ）、(2)スルーホールから信号を引き出すパッドの直径、(3)差動スルーホールの間隔（スルーホール・ピッチ）、(4)パッドと電源層の開口部*4）あるいはパッドと接地層の開口部の間隔（ギャップ）である。
　3次元電磁界解析ツールを使って、伝送線路の反射が最も小さくなるときの各寸法を求めた。今回は、厚さが2.5mm、1.55mmと異なる2枚の多層プリント基板についてそれぞれ電磁界解析を行った。変化させた寸法はスルーホール・ピッチとギャップである。この結果から、反射を最も小さくできるスルーホール・ピッチとギャップの値を求めた（表1）。

表1　特性を最適化した差動スルーホール構造
	ギャップ（mm）	スルーホール・ピッチ（mm）	ドリル径（mm）	パッド径（mm）
厚さ2.5mmのプリント基板	0.52	0.8	0.3	0.56
厚さ1.55mmのプリント基板	0.52	0.8	0.3	0.56

このときの周波数特性を図8に示す。
　興味深いことに、多層プリント基板の厚さが2.5mm、1.55mmと異なっても、周波数特性が最も良くなるスルーホール・ピッチとギャップの寸法は同じ値となった。これは以下のように考えると理解しやすい。一般に、伝送線路の断面形状が一様であれば、特性インピーダンスは線路長にかかわらず一定である。スルーホールを使った伝送線路の断面形状はプリント基板の垂直方向に対して一様である。従って、スルーホールの特性インピーダンスはプリント基板の厚さにかかわらず一定になる。
　図7に示したような一般的な差動スルーホール構造をGSSG（Ground-Signal-Signal-Ground）構造に変更すれば、伝送線路の特性を改善できる。GSSG差動スルーホールは4つのシングル・エンド・スルーホールで構成する（図9）。内側の2つのスルーホールは差動信号の伝送、外側の2つのスルーホールは接地電位の配線に使う。差動方式の信号は通常、帰還電流経路（リターン・パス）を備えている。GSSG差動スルーホールを使うことで、コモン・モード（同相）信号に対する良好な帰還電流経路を確保できる。この結果、不要な散乱が抑えられる。発生したコモン・モード信号は、スルーホールや伝送線路を介して受信回路まで到達し、そこで終端される。
　GSSG差動スルーホールの特性インピーダンスを決定する寸法は次の5つである。すなわち、(1)スルーホールの直径（プリント基板に穴を開けるドリルの太さ）、(2)パッドの直径、(3)差動スルーホールの間隔（スルーホール・ピッチ）、(4)パッドと電源層の開口部もしくはパッドと接地層の開口部の間隔（ギャップ）、（5）差動信号を伝送するスルーホールと接地電位を配線するスルーホールの間隔（スルーホール・ツー・グラウンド）である。GSSG構造では特性インピーダンスを決定する寸法が1つ多くなる。この結果、周波数特性を最適化しやすくなる。表2に、良好な周波数特性を得られるGSSG差動スルーホールの各寸法を4例示した。図10はこれら4例の寸法を採用したGSSG差動スルーホールの電磁界解析結果である。反射特性（S₁₁）と透過特性（S₂₁）を示した。

表2　GSSG差動スルーホールを使うことで設計の自由度が高まるパッドと電源層の開口部もしくはパッドと接地層の開口部の間隔（ギャップ）や差動スルーホールの間隔（スルーホール・ピッチ）に加えて、差動信号を伝送するスルーホールと接地電位用スルーホールの間隔（スルーホール・ツー・グラウンド）を変化させることでも伝送線路の特性を最適化できる。
ギャップ	スルーホール・ピッチ（mm）	スルーホール・ツー・グラウンド	ドリル径	パッド径
（mm）	（mm）	（mm）	（mm）	（mm）
0.32	1	0.7	0.3	0.56
0.32	1	1	0.3	0.56
0.52	0.8	0.7	0.3	0.56
0.52	0.8	1	0.3	0.56

システム全体の特性を評価する

　最後に、回路シミュレーション、3次元電磁界解析、およびこれら2つを組み合わせてシステム全体のSパラメーターを抽出してみる。XFPトランシーバー・モジュールの実装形態における特性を評価するためには、回路シミュレーターと電磁界解析ツールを使って各伝送線路のモデルを求め、それらを1つにまとめた解析を行うのが望ましい。これを実現するツールの1つに、高周波システム・シミュレーターがある。例えば、当社のEDAツール群「Ansoft Designer」に組み込んだシステム・シミュレーターを使えば、システム全体を周波数領域で解析できる。さらに過渡特性のほか、システム・レベルでの評価指標も出力できる。具体的には、アイ・パターンやビット誤り率などだ。
　図2に示した伝送経路に対するシステム・シミュレーション用モデルは、トランシーバー・ボードの配線モデル、米タイコ・エレクトロニクス社のコネクター・モデル、およびホスト・ボードの配線モデルからなる（図11）。これらのモデルのSパラメーターを回路シミュレーターまたは電磁界解析ツールで求め、それぞれを直列に接続することでシステム全体の特性を評価できる。 図12は差動Sパラメーターで示した反射特性（SDD₁₁）および透過特性（SDD₂₁）のシミュレーション結果と実測値の比較である。シミュレーション結果と実測値には若干の差がある。特に反射特性に顕著である。しかし、特性全体の傾向は良く一致していると言えるだろう。図13は、図2に示した伝送経路に対するアイ・パターンの実測波形とシミュレーション波形である。

用語解説 / 会社情報

*1）
ローレンス・ウィリアムス氏は現在、米アンソフト（Ansoft）社でビジネス開発部門のディレクターを務めている。電磁界解析および通信技術に関して多数の論文を発表している。米カリフォルニア大学ロサンゼルス校で工学の修士号と博士号を取得した。

▲本文へ戻る

*2）
スティーブ・ルーセル氏は現在、米アンソフト（Ansoft）社でアプリケーション・エンジニアリング部門のマネジャーを務めている。米ミシガン工科大学で学士号と修士号を取得した。

▲本文へ戻る

*3）
ブライアン・ブーツ氏は現在、米アンソフト（Ansoft）社で高周波製品のアプリケーション・エンジニアを務めている。米コロラド大学ボールダー校で工学の学士号と修士号を取得した。

▲本文へ戻る

【XFP MSA】
10 Gigabit Small Form Factor Pluggable multi-source agreement
2002年3月に10社によって策定された10Gビット/秒対応の光トランシーバー仕様。ホームページはhttp://www.xfpmsa.org/。

▲本文へ戻る

【SERDES】
serializer deserializer
低速なパラレル（並列）・データを高速なシリアル（直列）・データに変換するシリアライザーと、高速なシリアル・データを低速なパラレル・データに変換するデシリアライザーを収めた回路。

▲本文へ戻る

【XFI】
10Gbit Serial Interface

▲本文へ戻る

【Xenpak】
IEEE802.3aeで定められた10Gビット・イーサーネット規格に採用されているXAUI（10Gigabit Attachment Unit Interface）プロトコル上で動作する光コネクターと光トランシーバーの共通仕様。米アギア・システムズ社と米アジレント・テクノロジー社によって開発された。参加企業数は、2003年7月末の時点で23社。ホームページはhttp://www.xenpak.org/。

▲本文へ戻る

【XBI】
16個のトランシーバーを使って、合計10Gビット/秒のデータを伝送するインターフェース。1つのトランシーバーが622M～645Mビット/秒のデータを受け持つ。差動伝送でデータをやり取りする。

▲本文へ戻る

【XAUI】
10Gigabit Attachment Unit Interface
4つのトランシーバーを使って、合計10Gビット/秒のデータを伝送するインターフェース。1つのトランシーバーが3.125Gビット/秒のデータを受け持つ。差動伝送でデータをやり取りする。なおXAUIのXは10Gビットを指す。ザウイ、もしくはゾウイと発音する。

▲本文へ戻る

【HFSS】
High Frequency Structure Simulator
高周波を扱うデバイスの設計に向けた3次元電磁界解析ツール。米アンソフト社の製品である。同社のホームページは以下の通り。http://www.ansoft.com/。国内連絡先はアンソフト・ジャパン、電話045-474-2201。

▲本文へ戻る

*4）
電源層や接地層において、電源や接地の金属パターンをくり抜いた部分。この部分にスルーホールを通す。

▲本文へ戻る


雑誌無償購読申込み	ニュースレター登録	この記事に対する感想/ご意見


	Reed Electronics Group
	Electronic BUSINESS Japan　\|　Design Ｎews Japan　\|　Semiconductor INTERNATIONAL　\|　DETAIL JAPAN


	EDN Japanについて　\|　広告掲載について　\|　サイトマップ　\|　お問合せ

		Copyright (C) 2000-2006 Reed Business Infomation Japan K.K.

	個人情報に関する方針　\|　著作権・リンクについて　\|　会社情報