米ミップス社、ユーザーが仕様を定義可能なコアを開発（前編）

2003年7月号

米ミップス社、ユーザーが仕様を
定義可能なコアを開発（前編）
英アーク社、米テンシリカ社のコアと比較する

　米ミップス・テクノロジーズ社は、ユーザーが独自に仕様を定義できるプロセッサー（コンフィギュラブル・プロセッサー）・コア「Pro Series」を開発し、ライセンス販売を開始した。組み込み機器向けにはこれまで、英アーク・インターナショナル社と米テンシリカ社がそれぞれ、独自アーキテクチャーのコンフィギュラブル・プロセッサー・コアをライセンス販売してきた。米マイクロプロセッサー・レポート誌が3社のコアを比較した結果を、2回に分けて連載sする。（本誌）

トム R. ハーフヒル	米マイクロプロセッサー・レポート誌*	シニア・エディター
Tom R. Halfhill	Microprocessor Report	Senior Editor

　黎明期のコンピューターであるエニアック（ENIAC）やコロッサス（Colossus）、さらにさかのぼれば19世紀の階差機関（Difference Engine）*1）以来、コンピューターは抽象度のより高い方向へと進化してきた。
　抽象度を高めてきた経緯が分かりやすいのは、ソフトウエア設計である。配線パッチボードとトグル・スイッチは、すぐにマシン語とアセンブリー言語に変わり、そしてコンパイラーやインタプリター、エミュレーター、さらには仮想マシンへと進化してきた。現在では熟練したプログラマーでも、幸せなことにハードウエアについてまったく知らないでいられるし、またそれが普通のことなのである。
　ハードウエア設計でももちろん、抽象度は高まってきた。技術者は昔、配線とゲートを手で描くことによって論理を設計していた。1970年代に最初のハードウエア記述言語（HDL*）が登場した。続いて論理合成用コンパイラーが現れた。それから長い年月をかけてHDLは進化し、プログラマーがソフトウエアを設計する手法と同様の手順で、技術者がマイクロプロセッサーを設計できる段階に達した。ハードウエアの実装とは独立に、機能記述を作成できるようになったのである。
　実際、最近ではソフトウエアのプログラミング言語をハードウエア設計に適用させようとしている。ハードウエア設計とソフトウエア設計の融合は、ハードウエア・エンジニアリングとソフトウエア・エンジニアリングの間に存在する壁を壊すことになるだろう。問題を解くために誰かがコードを記述する。コンパイラーによる生成物はゲートであったり、ビットであったり、両方の組み合わせであったりする。これらの生成物はおそらく、同じコンパイラーが生成することになるだろう。
　ハードウエア記述言語は設計作業をじん速にし、今日の複雑なマイクロプロセッサー設計を行いやすくしている。ハードウエア設計を抽象化することの副次的な効果は、ハードウエアを順応性のある柔らかいものに、ソフトウエアのようにしたことだった。マイクロプロセッサー・ベンダーは論理合成可能なマクロ・モデルを開発し始めてすぐに気付いた。ソフトウエアのプログラマーが1950年代から享受してきた自由が、今やハードウエア設計者の腕の中に存在していることにである。
　この発見によって新たな事業を創造した企業の1社が、英アーク・インターナショナル社*（以下アーク社）である。以前の社名はアーク・コアズ社であり、英アルゴノート・ソフトウエア社が分離独立して設立された企業だ。アーク社は、組み込み機器用LSI向けの論理合成可能な回路ブロック（IP*）を早くから供給してきた。同社に伝えられている逸話によると、アーク社の設計者は、基本設計が同じマイクロプロセッサーの仕様を、さまざまな顧客の希望に応じて少しずつ手直しする作業に飽き飽きしていたのだという。1993年に同社の設計者は、顧客自身が特定用途向けに最適化設計できる汎用の32ビット・マイクロプロセッサー・コアを開発した。この発明によって彼は週末の休みを自由に使えるようになった。そしてユーザーが仕様を設定できるマイクロプロセッサー（ユーザー・コンフィギュラブル・マイクロプロセッサー）を1996年に広くライセンス販売することになったのである。
　一方で1997年には、米ミップス・テクノロジーズ社*（以下、ミップス社）を退社した技術者が米テンシリカ社*を設立した。アーク社に競合する企業の誕生である。テンシリカ社は32ビットのマイクロプロセッサー・コアを開発したのだが、そこにはグラフィカル表示の仕様設定用インターフェース（コンフィギュレーション・インターフェース）と、統合された開発ツール群が備わっていた。すなわちマイクロプロセッサーを設計し始める最初の段階から、ユーザーが仕様をカスタマイズできるのである。同社の最初の製品である「Xtensa」は、1999年に登場した。
　アーク社とテンシリカ社の両社が確立した、コンフィギュラブル・プロセッサーという概念の付加価値は、ソフトウエアのプログラマーが長年親しんできた考え方と等しい。それはアプリケーションの最もクリティカルな部分を見つけ、その部分を最適化することによってシステムの性能を著しく向上することである。ソフトウエア・プログラマーは、コードを注意深く記述するか、あるいはインライン・アセンブリー記述によって最適化を実行する。そして現在では、マイクロプロセッサーやシステムLSIなどの設計者が、コンフィギュラブル・プロセッサー・コアに独自の命令（カスタム命令）や機能拡張などを追加して最適化を実行できる。その効果は極めて高い。このことは、アーク社とテンシリカ社が持っている認証済みのEEMBC*ベンチマーク値が証明している。
　コンフィギュラブル・プロセッサーに遅れて参入したのが米ミップス社である。2002年のエンベデッド・プロセッサー・フォーラム*において同社は、拡張版MIPS32命令セット・アーキテクチャー（ISA）を実装した論理合成可能なプロセッサー・コア「M4K」を発表した*2）。このとき、特定用途向け命令をM4Kに追加する機能をユーザーに開放したのである。
　さらに2003年1月に同社は、ユーザーが独自に命令を定義できるプロセッサー・コアを大きく増やし、「Pro Series」と名付けて発表した。同社の「CorExtend」技術によって実現できたとしている。発表時点でPro Seriesの対象となったコアは、M4Kのほか、「4KSd」、「4KEp」、「4KEm」と「4KEc」である*3）。
　こうなると、ほかのマイクロプロセッサー・コア・ベンダーが追従したとしても驚くには値しない。ソフトウエア・プロセッサー・コアは、ハードウエアのコアを論理合成可能にしただけのコアとは違っていなければならないからだ。直感的には、ソフトなものはハードなものよりも柔軟性が高くなっているべきだと考える。結局、ソフトウエア・マクロのプロセッサー・コアがライセンスされてもカスタマイズできないのであれば、マクロ言語のないテキスト・エディターやコントロール・パネルのないOS*と同じように限定的なものだと思われるだろう。
　マイクロプロセッサーをカスタマイズする機能は、組み込み機器向けでは特に重要である。多種多様な用途が存在しているからだ。1つの仕様のマイクロプロセッサーですべてが間に合うような用途や、多くの数量が見込めるような用途とは、方向が異なる。カスタマイズ可能なプロセッサー・コアを使うと、設計者は無限に近い数のチップを開発できるのである。

小さな一歩、大きな飛躍

　ミップス社のCorExtend技術に対する一般的な最初の疑問は、アーク社とテンシリカ社の成熟したコンフィギュラブル・プロセッサー技術に対抗できるのかどうかである。短く言い切ってしまえば、答えは「否」だ。現在のPro Seriesコアにおける設定可能なオプションは、アーク社の最新版コア「ARCtangent-A5」およびテンシリカ社の最新版コア「Xtensa V」よりも少ない。さらに、アーク社とテンシリカ社の方が、より優れた統合開発ツール群を提供している。表1には、これら3社によるコンフィギュラブル・プロセッサー・コアの概要をまとめた。
　Pro Seriesコアは、ARCtangentコアおよびXtensaコアに比べると、コンフィギュレーション可能な範囲が狭い。しかし、極めて重要な特徴を備えている。それは拡張可能な命令セットである。拡張可能な命令セットによって設計者は、「80/20則」を解決できるようになる。これはプログラム全体の20％の部分に作業工程の80％の期間を費やすという経験則である。ソフトウエア・プログラマーはそのような「ホット・スポット」を検出するために、プロファイリング・ツールを使う。検出後は、きめ細かなコードまたはアセンブリー言語によってクリティカルなアルゴリズムや内部ループを最適化する。ハードウエア設計者も、論理回路の中にあるクリティカルな機能を実行するカスタム命令を生成することによって、同様の最適化を実現できる。カスタム命令によって性能を1けたあるいはそれ以上に向上できることが少なくない。言い換えると、コンフィギュレーションする部分が少なくては道は遠くなる。
　Pro Seriesコアの優位な点は、未知のプロセッサー・アーキテクチャーを採用せずに、ユーザーがコンフィギュラブル・マイクロプロセッサー・コアのライセンスをすぐに購入できることである。組み込み機器向けの32ビット・マイクロプロセッサー・コアでは、ミップス社よりも英アーム社*のARMコアの方が普及している。しかしアーム社はまだ、コンフィギュラブル技術を採用していない。アーク社とテンシリカ社のプロセッサーは、技術的には極めて優れたアーキテクチャーを有している。けれども、MIPSという1980年代に開発された影響力のあるRISCアーキテクチャーに比べると、マイナーな存在である。世界中で数100もの大学が、MIPSアーキテクチャーを教材に利用している。さらに、サード・パーティーの開発ツールと周辺IPによって強力にサポートされている。MIPSコアを内蔵したLSIは、スマート・カードや家庭用テレビ・ゲーム機、高性能ネットワーク・ルーターなどの広い範囲で使われている。アーキテクチャーは比較的素直であり、学ぶのも使うのも容易である。CorExtend技術によるPro Seriesコアは、MIPSアーキテクチャーに対して上位互換性を備えている。
　Pro Seriesコアが優位なもう1つの点は、論理合成可能なプロセッサー・コアの製品系列が多岐にわたることである。アーク社とテンシリカ社はそれぞれ、たった1個の32ビット・プロセッサー・コアを提供しているにすぎない。サポートされているものの消えてなくなる古いコアを数えなければ、であるが。一方でMIPSプロセッサー・コアのすべてではないにしろ、セキュリティー分野向けのSmart　MIPS 4KSdを含む大半の32ビットMIPSコアにCorExtend技術が組み込まれている。
　アーク社とテンシリカ社には反論の余地が十分ある。両社のプロセッサー・コアはカスタマイズできる範囲が広い。MIPSコアのような、ち密に構成された製品系列をまねる必要はない。1個のプロセッサーで十分ということである。LSI設計者を彫刻家とすると、アーク社とテンシリカ社は大理石ではなく、粘土を売っていると表現すればよいだろうか。
　将来ミップス社は、64ビット・コア「5K」シリーズにCorExtend技術を付加することによって、アーク社とテンシリカ社が提供している範囲よりも広い拡張可能性を有する製品系列を用意できるだろう。プロセッサー市場においては拡張可能な命令セットを備えた唯一の64ビット・マイクロプロセッサーとなる。アーク社とテンシリカ社は共に、64ビット・プロセッサー・コアを用意していない。
　ただし、32ビットの市場こそが最も大切である。現在の組み込み機器用途では、64ビットの整数を取り扱うことはあまりない。取り扱う機会は、24ビットのオーディオ・ストリームや56/128ビットの暗号鍵、40バイトのパケット・ヘッダーといった最近のデータ形式よりも少ないだろう。ほとんどのタスクは、32ビット・マイクロプロセッサーで十分なのである。
　さらに、マルチプロセッサーといった手段によっても高い性能を得られる。アーク社のユーザーには、64個ものARCtangentコアを内蔵したLSIを設計した企業がある。テンシリカ社は、同社のユーザーの59％がマルチプロセッサー・チップを設計しており、平均すると1設計当たりで5.1個のXtensaコアを使用していると述べている。
　高い性能を必要とするSIMD*処理のために、テンシリカ社はオプションで「Vectra」と呼ぶDSP拡張を提供している。このDSP拡張は160ビット幅のレジスターとデータ・パスを備える。アーク社もオプションでDSP拡張を用意している。従って、コンフィギュラブルな64ビット・プロセッサーというまだ確実ではない市場をミップス社に譲ったとしても、アーク社とテンシリカ社が事業機会を大きく失うことはないだろう。

CorExtendは単純で効果的

　ミップス社からライセンスを受ける企業がMIPSプロセッサー・コアの命令セットを拡張することは、従来も可能ではあった。ただし、そのためにはそれほど高価でない一般的でコア・ライセンスではなく、アーキテクチャー・ライセンスを必要とした。例えば1996年に米LSIロジック社*は、組み込み用にコード・サイズを縮小するため、16ビット長命令であるMIPS16命令セットのサブセットを開発した。
　またアーキテクチャー・ライセンスを購入せずとも、MIPSコアのコプロセッサー・インターフェースに機能ブロックを接続し、新しい命令とローカル・ステート・レジスターを追加することは可能である。MIPSコアのいくつかは、コプロセッサー・インターフェースを用意しているからだ。しかし今やミップス社でさえ、ほとんど使われていないコプロセッサー・インターフェースを利用するのは理想的な手法ではないと認めている。
　CorExtend技術の採用によってミップス社の顧客は、特定用途向けの命令を追加する際にアーキテクチャー・ライセンスを必要としなくなった。さらには、Pro Seriesのコア・ライセンスを購入した企業はすべて、標準のMIPS命令と同じ機能を利用できる独自の命令（ユーザー定義命令）を定義し、容易に追加できるようになったのである。
　ミップス社はユーザー定義命令のために、16個の主要な演算コードを用意した。この演算コード空間は、「スペシャル2（Special2）」と呼ばれている空間とは独立に存在する。Special2とは、アーキテクチャー・ライセンスの購入企業が新しい命令を定義するために以前から予約されていた空間である。Special2は6ビットあり、32ビットMIPS命令フォーマットのビット26～31を占有する。
　ユーザー定義命令（UDI*）用の空間は、32ビットMIPS命令フォーマットの中で、ビット0～5を占める。その中で、下位の4ビットがユーザー定義演算コード用である。従って16個のカスタム命令に相当する。
　ただし実際には、ずっと多くのカスタム命令をユーザーは追加できる。CorExtend命令のフォーマットでは、32ビットの命令語で20ビットをユーザー定義可能なエンコード空間（user-interpretable fields）としているからだ。すなわちサブコーディング技術を利用することによって、設計者は1677万7216個もの演算コードを追加できる。ただし、命令デコーダーをカスタム論理で追加する必要がある。
　マイクロプロセッサー・レポート誌（MPR誌）は、カスタム命令の主要演算コード用スロットが16個あれば、設計者のほとんどは満足すると予測する。ミップス社は、UDI用演算コード空間のすぐ上位に相当するユーザー定義可能な5ビットの空間（未定義空間）をカスタム命令の追加に使うことを示唆している。こうすると、合理的に512個のカスタム命令コード用スロットを得られる。4ビットのUDI空間に5ビットの未定義空間を加えたので、9ビット、すなわち512スロットになる。図1にCorExtend命令のフォーマットを示す。
　ユーザー定義の命令は、シングルサイクルでもマルチサイクルでも定義可能である。マルチサイクル命令は、メインの整数パイプラインをストール（マルチサイクル命令の実行が完了するまで、ほかの命令の処理を停止させる）させることも、パイプランと同期をとる（マルチサイクル命令の実行期間中も、ほかの命令の処理が進行することを許す）こともできる。パイプラインの同期は自動的である。プロセッサーは常に、カスタム命令のソース・レジスターとデスティネーション・レジスターがパイプランとの依存関係を持っていないかをチェックしている。このことは、コプロセッサー・インターフェースに機能ブロックを接続する従来の手法に比べ、大きな利点となる。コプロセッサー・インターフェースと機能ブロックを使う従来の手法では、LSI設計者はパイプラインの同期と依存関係のチェックを実行する機能を自分で組み込まなければならなかったからである。
　特に指定のない限り、カスタム命令は3演算子（オペランド）形式であり、2つのソース・レジスターと1つのデスティネーション・レジスターを有する。なおミップス式の命名方法では、これらのレジスターは「rs」、「rt」、「rd」という名称で知られている。従ってカスタム命令は非破壊であり得る。演算の結果でソース・レジスターの内容（オペランド）を上書きする必要がないからだ。
　レジスター指定子は5ビット・アドレスである。このため、MIPS標準アーキテクチャーの32個の汎用32ビット・レジスターのどれからでもカスタム命令はソース・オペランドをフェッチできる。同様に、命令は32ビットの結果をどの32ビット・レジスターにも返せる。なお図1にはミップス社が示唆した、命令中のレジスター・フィールドをどのように定義すべきかも示した。カスタム命令は、メモリーからオペランドを直接フェッチしたり、演算の結果をメモリーに書き込んだりはできない。レジスター・レジスター間の操作に限定される。
　カスタム命令に3オペランド形式を適用するのは、やや大げさかもしれない。しかし柔軟性は高い。命令が1個の入力オペランド（rs）だけを必要とする場合は、2番目の入力オペランド（rt）を無視すれば良い。実際に設計者は、20ビットのユーザー定義可能な空間をほとんど好きなように使える。例えば、レジスター指定子として予約されているビットを、即値データのエンコードに流用できる。
　命令実行の結果は32ビット長と想定されている。ただし、ここでも設計者に任せている部分がある。カスタム命令が返す結果が32ビットよりも短いのであれば、カスタム論理は余分のビットをゼロで埋められる。カスタム命令が返す結果が32ビットよりも長いのであれば、第2のカスタム命令によってカスタム論理内のユーザー定義ローカル・レジスターから残りのビットを読み出し、標準アーキテクチャー内の第2のレジスターに格納できる。なお標準のMIPS命令はカスタム論理内のユーザー定義レジスターにアクセスできないので、第2のカスタム命令は必須になるだろう。
　Pro Seriesプロセッサーにユーザー定義命令を追加するためには、設計者はカスタム論理をレジスター転送レベル（RTL*）のベリログHDL*で記述しなければならない。このカスタム論理は、命令のデコード（解読）、入力オペランドの処理、演算の実行、すべての中間結果のローカル・ステート・レジスターへの格納、そして最終結果のコア・レジスターへの格納を担う。Pro SeriesコアのベリログHDLモデルは、カスタム論理を結合するための特別なCorExtendインターフェースを有する。これを使って、論理合成コンパイラーはカスタム論理ブロックをプロセッサー・コアの実行ユニットにしっかりと結合する。
　標準のMIPSコンパイラーやシミュレーターなどの開発ツールは、通常はカスタム命令を認識できない。カスタム命令に気付かないか、あるいは、未定義の演算コードとして動作を停めてしまうだろう。従って設計者は、マクロと組み込み関数を作成しなければならない。アセンブラーとC/C++コンパイラーが命令を呼び出し、ソフトウエア・シミュレーター用のダイナミック・リンク・ライブラリー（DLL*）が命令に対応できるようにするためである。ミップス社は、これらの作業を容易にするためのテンプレートを提供する。また現在のところ、2つの開発ツール群がCor　Extend技術をサポートする。米グリーン・ヒルズ・ソフトウエア社*の「MULTI」と、ミップス社の「MIPSsde 5.0」（GNU*ベースのツール・スイート）である。MULTIはマルチコア・プロセッサーのデバッグをサポートする。両方の開発ツール共、ミップス社の命令セット・シミュレーター「MIPSsim」と連動する。

可能性は極めて大きい

　テンシリカ社とアーク社がそれぞれ2001年と2002年に最初の認証済みEEMBCベンチマーク値を報告したときに、コンフィギュラブル・プロセッサーの潜在能力に関する疑いの念は一掃された。ほとんどの場合、基本構成のプロセッサーによる「out-of-the-box」ベンチマーク値に対し、最適化した構成のプロセッサーによる「optimized」ベンチマーク値は1けた以上も上回ったのである*4）。本稿の執筆時点でテンシリカ社のXtensa Vは、コンフィギュラブルかどうかにかかわらず、認証済みEEMBCの「民生機器マーク（Consumer　Mark）」ベンチマークで最高の値を得ている。
　ミップス社は、Pro Seriesコアの認証済みEEMBCベンチマーク値をまだ発表していない。しかし、その結果は素晴らしいものに違いない。わずかなカスタム命令でベンチマーク用プログラムを最適化することによって、アーク社とテンシリカ社は高い値を獲得できた。ミップス社も同じことができるはずだ。
　ミップス社は、CorExtendを使って理論的にはどのような設計ができるかの応用例を提供した。すなわち、1個のカスタム命令によってVoIP*用途の一般的なアルゴリズムをどの程度高速化できるかを、以下のように示した。新たなカスタム命令である「udi.madd」（ユーザー定義の積和演算命令）は、16ビット×16ビットの積和演算（MAC*）を実行させる。この演算は、拡張精度である40ビットの演算結果を、ユーザー定義のローカル累算器に飽和処理を実行した上で格納する。同じくカスタム論理の一部であるバレル・シフターで、結果はスケーリングされている。
　論理合成コンパイラーに依存するものの、こういった機能ブロックの実現には1万5000～2万5000ゲートを必要とするとミップス社は推定している。なお、機能ブロックを何も付加しない、M4K Proコアの最小構成は3万2000ゲートである。さらに高い性能を得るためには、設計者は2並列のMAC命令を作成することもできる。
　いずれにせよ、こういったカスタム機能ブロックのゲート数は、類似のMAC命令を搭載した通常のDSPコプロセッサーよりも少なくなるとミップス社は述べている。ほとんどの場合、この主張は正しいだろう。ただし、カスタム機能ブロックを搭載したM4K Proコアが必要とするゲート数の合計は、MAC拡張を備えたARCtangent-A5のゲート数と同じくらいになる。約5万5000ゲートである。
　図2には、VoIPアルゴリズムのプログラム・コード中で内部ループの部分を示した。図2の左側は、標準のMIPS命令を使ったアセンブリー言語コードである。ループは（分岐遅延スロットのNOP*も含めて）18個の命令で構成される。実行には10～20クロック・サイクルを要する。実際のクロック数は、入力変数によって制御される3つの条件分岐の結果に依存する。図2の右側は、カスタム命令を使ってC言語コードで記述したループである。ループ全体を定義した組み込み関数であるudi_maddを呼び出すことによって、わずかな行数のC言語コードに圧縮されている。この関数はカスタム命令udi.maddを呼び出す。実行は1クロック・サイクルで済む。すなわち、アセンブリー言語コードによる記述に比べ、平均で15倍も高速に実行する。
　ミップス社が挙げた例は比較的単純だが、実際の応用に関するものである。性能を飛躍的に高められる可能性は少なくない。アーク社とテンシリカ社は前述のように、ミップス社の例と同様の手法でEEMBCベンチマーク値を大きく改善できている。改善の度合いもミップス社の例と同様、1けた以上である。そしてアーク社は最近、ARCtangent-A5にテレフォニー用拡張を導入した。そのアルゴリズムは、ミップス社による上記の例と同じ種類のものである。またテンシリカ社は64ビットのVLIW*拡張を発表した。この拡張機能は、米コネクサント・システムズ社*がこれも同様のVoIP用途で採用している。
――次号に続く。（C2003：In-Stat/MDR）END

用語解説 / 会社情報

【米マイクロプロセッサー・レポート誌】
リード・エレクトロニクス・グループの米In-Stat/MDR社が発行するマイクロプロセッサー技術専門誌。ホームページ・アドレスは下記の通り。
http://www.mpronline.com


雑誌無償購読申込み	ニュースレター登録	この記事に対する感想/ご意見


	Reed Electronics Group
	Electronic BUSINESS Japan　\|　Design Ｎews Japan　\|　Semiconductor INTERNATIONAL　\|　DETAIL JAPAN


	EDN Japanについて　\|　広告掲載について　\|　サイトマップ　\|　お問合せ

		Copyright (C) 2000-2006 Reed Business Infomation Japan K.K.

	個人情報に関する方針　\|　著作権・リンクについて　\|　会社情報