ST社の携帯電話用プロセッサー、専用回路で消費電力を抑制

2003年6月号

ST社の携帯電話用プロセッサー、
専用回路で消費電力を抑制

　STマイクロエレクトロニクス社は、携帯電話機向けのマルチメディア処理用プロセッサー「Nomadik（ノマディック）」を開発した。ビデオ信号処理用とオーディオ信号処理用のアクセラレーター回路を搭載し、チップ全体の消費電力を抑えている。アクセラレーター回路はプログラム可能なコアとハードワイヤ論理の組み合わせで構成した。標準規格の将来変更に対応するためである。（本誌）

マックス・バロン	米マイクロプロセッサー・レポート誌*	シニア・エディター
Max Baron	Microprocessor Report	Senior Editor

　携帯電話の通話料金は高い。電話機と基地局のコストにマージンを加えた金額がエンド・ユーザーに請求される。携帯電話の事業者は、エンド・ユーザーがさまざまな新しいサービスを欲しがって料金をさらに支払うことを望む。既存のサービスに対する値下げ要求はあまり好ましくない。
　さまざまな新しいサービスでより多くの収入を獲得するというシナリオ通りに進むと仮定する。このシナリオは、エンド・ユーザーの利用形態の違いによって2つ考えられる。これらが、携帯電話事業者と半導体ベンダーを突き動かしている。
シナリオ(1)携帯電話機の使用時間のほとんどは、ビデオや静止画、オーディオの処理に費やされる。残りが、インターネットの閲覧や単純なアプリケーション・プログラムの実行となる。
シナリオ(2)携帯電話機の使用時間のほとんどは、比較的複雑なアプリケーション・プログラムの実行とインターネットの閲覧に費やされる。そして時々、ビデオや静止画、オーディオを含む通信処理が発生する。
　技術的にも事業的にも、この2つのシナリオに端を発し、2つのシナリオの間に位置する半導体デバイスが開発されてきた。開発する半導体デバイスは、現在だけでなく将来の標準規格にも適合しなければならない。オーディオとビデオの符号化/復号化規格、通信プロトコル規格、無線規格などにである。チップ・アーキテクチャーの設計者は、携帯電話機の将来の使い方を考慮して設計せざるを得ない。さらに想定した使用方法に適合しつつ、電力消費を最小に抑える必要がある。
　2003年2月3日に伊仏合弁のSTマイクロエレクトロニクス社*（以下ST社）は、携帯電話機用の新しいマイクロプロセッサー「Nomadik（ノマディック）」*1）を発表した。マルチメディアとインターネットの利用を主体とする携帯電話機ユーザーを狙って設計した。ただし、アプリケーション・プログラムの処理が遅いというわけではない。ST社はノマディック・ファミリーを携帯電話機以外の分野にも利用できると期待する。携帯型情報機器やインターネット家電、車載用娯楽機器などである。

分散処理モデルを採用

　 ST社はノマディックを設計するときに、最初に基本的なアーキテクチャーを決定する必要があった。ARMプロセッサーのようなDSP機能拡張を備えた汎用プロセッサーを使うべきか。米インテル社のようにコプロセッサーを設計するべきか。米テキサス・インスツルメンツ（TI）社のようにDSPを加えるか。あるいは、米モトローラ社や米ネオマジック社*のように特定用途向けアクセラレーターを使うべきか。いくつかの選択がある。
　汎用プロセッサーの場合、オーディオやビデオなどのデータを主体とする処理を実行するには、高い周波数で動作させなければならない。これはDSP機能拡張を備えていても同様である。従来はおろか最新のプロセッサーでも、プロセッサー・コアは同一のクロック周波数で動かす必要がある。コアの一部が対象の作業には必要なかったとしてもだ。
　汎用プロセッサーの利点は、完全にプログラマブルであるため、さまざまな規格や業界標準仕様の変化に追従できることにある。また、データを主体とする処理でも、ユーザーのアプリケーション・プログラムでも実行できる。プログラム・コードのデバッグとアップグレードは易しい。しかし、動作周波数が高いと電池動作時間が急激に短くなる。
　オーディオ・データとビデオ・データの処理には、専用のアクセラレーターを利用できる。これらの独立した処理回路は、汎用プロセッサー・コアとの並列動作が可能である。従って汎用プロセッサー・コアの動作周波数と電源電圧を下げられるようになる。アクセラレーターへのクロックは、アプリケーション・プログラムの必要に応じて選択的に供給できる。このため、電池からの電力供給を抑えられる。プログラムできないハードワイヤ論理のアクセラレーターは、電力消費を抑えるためには最良の選択になり得る。必要最小限のハードウエアだけを動かせば済むからだ。しかしハードウエア・アクセラレーターは回路を変更できないので、さまざまな規格仕様の更新には追従しづらい。システムLSIに組み込むには、高いリスクを負うことになる。
　ST社はノマディックのアーキテクチャーとして分散処理モデルを選んだ（図1）。データを主体とする処理にはアクセラレーターを、アプリケーション・プログラムの処理と制御には汎用プロセッサーを利用するモデルである。
　ST社の選択は驚くべきことではない。オーディオとビデオの符号化/復号化LSIでは同社は先駆的な企業であり、市場をけん引してきたからだ。同社のMPEG2*復号化LSIはMPEG2技術が登場した当初から利用されてきた。また、6000フレーム/秒のCMOSイメージ・センサーとコントローラーは、米マイクロソフト社の光学式マウスに採用されている。
　アクセラレーターの採用を決めた後は、どのように実装するかをST社のアーキテクチャー設計者は選択しなければならなかった。完全なハードワイヤ論理で実現するのか、それともソフトウエア・プログラマブルにすべきか。また、何個のアクセラレーターを搭載するべきかを決めなければならない。シリコン面積の増加はチップ・コストと漏れ電流の上昇を引き起こす。特に後者は、ナノメーター・クラスの微細な技術で製造されるチップにとっては無駄な電力消費となる。
　ST社は機能の変更可能性を維持しつつ、小さなシリコン面積と低い消費電力を実現するという黄色いれんがの道（yellow-brick road）*2）を見つけたと主張する。ノマディック内部のアクセラレーター・ブロックの一部はプログラム可能である。アクセラレーター・ブロックのほかの部分は部分的にプログラム可能か、ハードワイヤ論理回路になっている。
　ノマディック・チップはビデオ用とオーディオ用の2個のアクセラレーターと、汎用のARMプロセッサー・コアを内蔵する。おそらく最も複雑な回路であるビデオ用アクセラレーターは、16ビット幅または24ビット幅を選択できる175MHz動作のVLIW*型DSPコアと、より低い周波数で動くことで消費電力を減らしたハードウエア・アクセラレーター回路を組み合わせている。DSPコアは仕様を設定可能であり、しかも論理合成可能なソフト・コアである。

VGAディスプレイを動かせる

　ノマディックのビデオ用アクセラレーターの内部構造を図2に示す。画像の生成やビデオの録画と再生、双方向のオーディオ・ビジュアル通信などを実行するために設計された。ST社によると、アクセラレーターの性能は十分にあり、VGA*（640×480画素）のディスプレイ表示に十分なメモリーとのデータ転送速度を確保してある。
　アクセラレーターの心臓部であるVLIWプロセッサーは、同社の24ビットMMDSP＋コアである。このコアはもともと、高品質のオーディオ用DSPとして設計された。同社のMP3*プレーヤー用LSIのすべてとMPEG2復号化LSIのほとんどに使われている。MMDSP＋は16/24ビットの整数データによる演算命令を1サイクルごとに1命令実行する。またオプションとして、32ビットの浮動小数点演算命令を実行可能である。アクセラレーターは、2レベルの命令キャッシュとDMA*コントローラーを搭載する。ローカル・メモリーも内蔵する。データ用の32KバイトRAMと命令用の64KバイトRAMである。
　マイクロプロセッサー・レポート誌（以下MPR誌）は、ビデオ用符号化/復号化回路に高度の並列処理を組み込むためにコアを設計変更するよりも、既存の多くの製品によって検証済みであるという利点を生かしてST社はMMDSP+コアを再使用したと考えている。アクセラレーターはまた、動き予測やトランスフォーム符号化、可変長復号化、イメージ・フィルタリング、色変換などを実行するハードワイヤ論理回路を内蔵する。
　MMDSP+コアとノマディック・チップのほかの回路との通信には、AMBA*のAHB*を利用する。ARMコアとアクセラレーターとの間でのバス競合を最小にするため、ビデオ用アクセラレーターはノマディックのAHB準拠9層クロスバー・バスにアクセスできる。9層の中で7層が外部メモリーへのアクセス用である。7層の内で2層をARMコアが使う。また残りの2層は、周辺回路へのアクセス用である。
　ST社は、ビデオ・ファイルおよびテレビ会議ファイルの再生に必要な消費電力を推定した。同社によると、QCIF*フォーマットのMPEG4ファイルを15フレーム/秒で再生し、同時にMP3オーディオを再生するときの消費電力は合計で約20mWに過ぎない。QCIFはテレビ会議用のフォーマットであり、QCIFのサポートはテレビ会議用規格のITU H.261が要求する。1フレームは144ライン×176画素あり、解像度はCIF*の1/4である。フレーム速度は最大30フレーム/秒。ノマディックのビデオ用アクセラレーターは、新しい圧縮規格のITU H.263もサポートする。ただしこの処理には、より高い能力を必要とする。

ビデオとオーディオを別回路で処理

　ノマディック・チップの内部ブロック構造を図3に示す。携帯電話でマルチメディア通信を実現することを狙う。ビデオ用アクセラレーターとオーディオ用アクセラレーターは、性能がつり合うように設計されている。オーディオ用アクセラレーター回路はもう1つのMMDSP+コアを内蔵する。このコアは2レベルの命令キャッシュ、24ビット幅のローカルSRAM（16KバイトのXメモリーと16KバイトのYメモリー）、データと命令の両方をサポートするDMAと共に動く。
　ビデオ用とオーディオ用のアクセラレーターは両方共、AHBのマスターとして動作する。またAHBのスレーブとしても動作できる。アクセラレーターのコアはいずれも論理合成可能なコアである。次世代の製造技術による実装を可能にすると共に、今後開発するノマディック・チップで再利用するためだ。
　汎用プロセッサー・コアは、論理合成可能なARM926EJ-Sコアである。ARMコアはメモリー管理ユニット、32Kバイトの命令キャッシュと16Kバイトのデータ・キャッシュ、1サイクルで積和演算を実行する16×32ビット乗算器を搭載する。ジャバ言語によるプログラムの実行速度を8倍に高めるアクセラレーター回路も内蔵する。また2個のAHBをサポートできる。ST社は、130nmのCMOSプロセスで製造した場合、ARM926EJ-Sコアは350MHzで動作すると予測している。
　ノマディックの周辺回路とメモリー・インターフェースのリソースは、携帯電話機で普及しているマイクロアーキテクチャーの仕様に沿っている。ただし、独立した3つのドメインを定義するようにチップ自体のマイクロアーキテクチャーを拡張した。3つのドメインとはビデオ処理、オーディオ処理、アプリケーション処理である。それぞれのドメインが固有のプロセッサーとローカル・メモリー、割り込み機構、DMA機能を備える。
　多層構造のAHBは、チップのメイン・バスにアクセスする必要があるドメイン同士の競合を最小にするために役立つ。ただし、外部メモリーへのアクセス中にはいくらかの競合が発生することが避けられない。この競合はARMコアの性能にはそれほど影響しないものの、リアルタイム応答速度には影響が出る可能性がある。ARMコアとアクセラレーターへの個別の割り込み入力は、予測可能なリアルタイム応答速度をサポートする目的で実装されたとMPR誌は考えている。
　ノマディックは標準的なベースバンド・モデム・インターフェースを備える。さまざまな携帯電話機に搭載できるようにするためである。入出力インターフェースにも単純かつ一般的な手法を採用している。UART*やMSP*といったシリアル・ポートを内蔵した。ST社やそのほかの半導体メーカーによるブルートゥース・チップやIEEE 802.11a/b/gチップ、それから各種のチップ・セットと接続するためである。

フラッシュ・メモリーと共に封止

　ST社の発表によると、130nm技術で製造されるノマディック・チップの最初のサンプルは、2003年の半ばに出荷される*3）。ノマディック・チップとフラッシュ・メモリー・チップを1つの積層型パッケージに封止する。これは米インテル社が携帯型情報機器用プロセッサーの「PXA261/262」で採用した手法と同じである*4）。
　ST社は、まだ公表できないものの、今後はいくつかの異なるノマディック・チップが登場するとしている。これらのチップは、同社の分散処理型マイクロアーキテクチャーによって異なるアクセラレーターを搭載することになる。3次元グラフィックス処理やコンテンツのセキュリティー処理などのアクセラレーターである。またマルチメディア通信に加え、アプリケーション処理性能を高める方向へと同社が準備を進めつつあることは明らかだ。
　ST社は最初のシリコン・チップを得ておらず、まだチップの評価をしていない。予測性能では、30フレーム/秒で384kビット/秒のCIF画面のMPEG4符号化処理と復号化処理を同時に実行できる。MPEG4の符号化処理あるいは復号化処理だけであれば、30フレーム/秒でVGA画面を処理できる。H.263の場合は30フレーム/秒でCIF画面の符号化処理あるいは復号化処理を実行する。同社はノマディック・チップのオーディオ用アクセラレーターが実行できる規格を長いリストとして公表しており、そのリストにはMP3やMPEG1レイヤーIおよびIIの符号化復号化処理、MPEG2レイヤーIIの復号化処理などが記載されている。
　ノマディック・チップの電力管理機能および消費電力はまだ公表されていない。先に述べたQCIF画面を15フレーム/秒で再生すると共にMP3オーディオを再生したときの消費電力が20mWという値は、ST社による過去のMP3オーディオの実装結果と比べてかなり楽観的に見える。ST社はこの見解に対し、より先進的な製造技術とより低い入出力電圧レベルを使用するので20mWという数値は達成できるだろうと述べた。なお、350MHzで効率的に動作するARM926EJ-Sコアと周辺回路、そして平均的な電力管理機能を備えた場合、アクセラレーターを停止させた状態でチップの消費電力は標準で250mWになるとMPR誌は推定する。
　マルチメディア処理による負荷が軽く、ARMコアを低い周波数で動かせたり、ARMコアを休眠状態にできるような場合は、ノマディックのオーディオ/ビデオ用アクセラレーターを備えたアーキテクチャーは、ほかのチップ・アーキテクチャーに比べると電池動作時間を延ばせる。符号化処理と復号化処理に最大の周波数と最大の消費電力を要するチップと比べ、ノマディック・チップは消費電力を1/5に減らせる可能性がある。これは携帯電話機向けでは大いに有利に働く。

ソフトウエアはまだこれから

　ST社によると、今後のノマディック・シリーズはいずれもOMAPI*に準拠する。OMAPIは無線機器用LSIやチップ・セットなどのインターフェースに関するハードウエアとソフトウエアの共通仕様であり、同社と米TI社が2002年12月に発表した。ハードウエア仕様としては電気的な仕様やタイミング、プロトコルなどがある。ソフトウエア仕様ではOSを移植しやすくするため、HAL*を定義した。さらに、アプリケーション・プログラム開発者に向けてAPI*を提供しなければならない。
　ノマディック・アーキテクチャーはシンビアンOSやウインドウズCE、ポケットPC、スマートホン・ファミリー、リナックス、パームOSをサポートするとST社は表明した。OSの移植は比較的単純な作業だと解釈すべきかもしれない。米TI社が2003年2月に発表した3種類の IC、「OMAP1610」と「OMAP1611」、「OMAP1612」もOMAPIに準拠し、同じOSをサポートするからだ*5）。
　OMAPI仕様を利用すると、アプリケーション・プログラム開発者は周辺回路やアクセラレーターなどのハードウエア・リソースを触らずに済むようになる。確立した標準に準拠する通信機器用マルチメディア・チップには、優れた手法である。汎用プロセッサーのDSP拡張あるいはコプロセッサーの代わりにノマディックのアクセラレーターを使うと、アプリケーション処理主体のモバイル・コンピューティング応用ではハードウエア・リソースへのアクセスを増大させかねない。
　ノマディック・チップは、携帯電話機のユーザーがマルチメディアをより多く利用する助けになる。携帯電話事業者が、第3世代システムやさらに将来の技術などに投資する新たな理由となるだろう。ノマディックのさまざまな特徴からすると、携帯電話機の「電話」という用語が適切かどうか。疑わざるを得ない。　
（C2003：In-Stat/MDR）

用語解説 / 会社情報

【米マイクロプロセッサー・レポート誌】
リード・エレクトロニクス・グループの米In-Stat/MDR社が発行するマイクロプロセッサー技術専門誌。ホームページ・アドレスは下記の通り。
http://www.mpronline.com


雑誌無償購読申込み	ニュースレター登録	この記事に対する感想/ご意見


	Reed Electronics Group
	Electronic BUSINESS Japan　\|　Design Ｎews Japan　\|　Semiconductor INTERNATIONAL　\|　DETAIL JAPAN


	EDN Japanについて　\|　広告掲載について　\|　サイトマップ　\|　お問合せ

		Copyright (C) 2000-2006 Reed Business Infomation Japan K.K.

	個人情報に関する方針　\|　著作権・リンクについて　\|　会社情報