標準論理IC、絶え間ない進化で生き残る

2003年5月号

標準論理IC、
絶え間ない
進化で生き残る

集積規模の拡大という大きな流れに逆らうように、標準論理ICは使われ続けてきた。ASICやPLDなどとの競合を避けて進化してきたからである。電源電圧や入出力電圧レベル、速度、パッケージ、そして機能と、ほとんどすべての仕様が変化している。使用時は、送信側と受信側の電圧レベルの違いなどに注意すべきだろう。

ブライアン・ディパート
Brian Dipert

　筆者はかつて技術者だった。技術者となって最初の2年間はその大半を、米テキサス・インスツルメンツ社*の厚い黄色のデータ・ブック一式を読みふけることで過ごした。筆者は同僚と共に、システム設計に携わっていたからだ。設計に使用したのは標準論理ICである。シングル・ゲート、デュアル・ゲート、クオド・ゲート、オクタル・ゲートといった論理ゲート、それからカウンターやタイマー、レジスターなどの標準論理ICを利用した（この表現は、トランジスタという基本的なビルディング・ブロックの設計からキャリアを積み始めた技術者には皮肉に聞こえるかもしれない。しかしそういったつもりはないことを信じて欲しい）。複数のICによる機能とタイミングを検証する作業は面倒でかつ時間がかかる。しかも、仕様のわずかな変更でも、ゼロからの再設計を強いられることが少なくない。
　すべてが変わったのは1987年だ。少なくとも当時はそのように思った。PAL*による設計を経験する機会を初めて得たことと、米アルテラ社*が投入した最初のCPLD*のアルファ・サイト（alpha site）になったことがその理由である。同社は、8マクロセルの「EP300」、16マクロセルの「EP600」、24マクロセルの「EP 900」、48マクロセルの「EP1800」といった、当時としては大規模なCPLDを製品化していた。
　早速、標準論理ICを集めてボードに張り付けるのではなく、アルテラ社の回路図エディターを使って標準論理回路のライブラリー・モジュールをつなぎあわせて設計するようになった。CPLDは、数多くの基本的な論理機能を実現できた。当時はまたこのようにも考えた。2～3年後にPLD*の価格が下がって購入しやすくなったとき、標準論理ICの役割は残っているのだろうかと。
　そして当時から、早くも15年が過ぎた。現在は自分の予知能力のなさを痛感している。依然として、標準論理ICは健在だからである。筆者が調べた範囲では、9社の半導体ベンダーが多種多様な製品を展開している（図1）。
　ただし、1980年代後半の予測が完全に外れたとは思っていない。その当時に知っていた標準論理ICと同じ製品は、ほぼ存在していないからだ。現在の標準論理ICベンダーは、製品の姿を当時とは変えている。入力バッファーと出力バッファーの電流値と電圧レベルが違う。さらに、パッケージ、遅延時間、電源電圧といった特性も異なっている。こういった仕様の変ぼうは、ユーザー・ニーズの変化に対応すると共に、ASICやPLDなどの競合品種に対抗するためである。
　現在でも多くのシステム設計に標準論理ICが利用されている理由は何なのだろうか。例えば設計した回路の修正がある。開発がほぼ完了して生産を目の前にした段階で、論理回路に小さな誤りを見つけたとする。修正のためにASICやPLD、FPGAなどを再設計する作業に比べると、標準論理ICを追加して回路を修正した方が簡単で時間がかからないだろう。集積度の高いカスタム論理LSIに変えようとしたときに、電源電圧が上がってしまうことが理由になることもある。また、現在利用しているマイクロプロセッサーやICではすでに機能を追加する余裕がなく、しかもPLDもしくはFPGAでは集積規模が大きすぎるということが理由になったりする。あるいは、電圧レベルやデータ転送速度、プロトコルの変換のためにカスタム論理ICではなく、標準論理ICを利用することもある（p.48の「論理機能を持たない製品が増える」を参照）。いずれも標準論理ICを利用した方が、コストが低く済む。

膨大な数の選択肢

　標準論理ICベンダーは何年もの間、製品の競争力を維持してきた。その重要な手段が、製造技術の変更である。製造技術の更新は、バイポーラ技術からCMOS技術のように革新的なこともあれば、最小加工寸法の周期的な縮小のような進化的なこともあった（図2）。いずれにせよ、製造技術の改良はチップ面積とパッケージ寸法の縮小だけでなく、チップ・コストの削減や待機時および動作時の消費電力の低減をもたらす。さらに、さまざまなタイミング仕様を最適化する。入力セットアップ時間と入力ホールド時間や、入出力伝搬遅延時間、クロック入力から出力確定までの時間などを短縮するのである。
　これらの仕様変更は大局的には良いことなのだが、電気的仕様とタイミング仕様の変更による混乱を製品系列にもたらす。パッケージの多様化がこれに拍車をかけた結果、恐ろしいほど数多くの選択肢が現れることになった。
　またICユーザーは、複数のベンダーが供給する（マルチソースの）普及品を使用するか、優れているがシングル・ソースの製品に賭けるかを選択する必要がある。ICベンダーは利幅の大きなシングル・ソース品でユーザーを囲い込もうと考えるだろう。一方でユーザーは、コストの低いマルチソース品を選ぼうとするだろう。ICベンダーでも製造ラインの稼働率を高めておくことが重要な場合は、マルチソース品で生産数量を増やすことを選択するかもしれない。
　シングル・ソースとマルチソースの折衷案として、いくつかのICベンダーはベンダー間で製品仕様に互換性を持たせている。それは公式な提携によるものもあれば、非公式な協調によるものもある。互換性の程度は一定していない。例をいくつか挙げよう。
・米フェアチャイルドセミコンダクター社*と米オン・セミコンダクター社*、東芝*は、仕様を共通化するための提携「LVL（low-voltage-logic）Alliance（LVLアライアンス）*」を結んでいる。
・米ペリコム・セミコンダクター社*と伊仏合弁のSTマイクロエレクトロニクス社*は、一部の製品についてセカンド・ソース品を供給している。
・日立製作所*、米インテグレーテッド・デバイス・テクノロジー（IDT）社*、オランダのロイヤル・フィリップス・エレクトロニクス社*、テキサス・インスツルメンツ社は互いに、一部の製品について代替品の供給元となっている。
　最近では提携関係が入り組んできた。このため半導体業界では競合相手やパートナー、供給元、顧客といった関係がぼやけてしまっている。例えばLVLアライアンスのメンバーであるフェアチャイルドセミコンダクター社は、フィリップス社と互いにセカンド・ソースになることで合意したと2002年9月に発表した*1）。フェアチャイルド社の6ピン・マイクロパック（MicroPak）封止品とフィリップス社の14/16/20ピンDQFN*封止品が対象である。

電圧レベルの違いに注意

　電源電圧で見ると、現在は電源電圧1.8Vに対応した製品を数多くのICベンダーが提供している。電源電圧が1.2Vの製品や、1.0Vを切るような製品を出荷しているICベンダーもある。電源電圧を下げた製品の速度は当初、電源電圧の高い従来品よりも低い。しかしその後には、従来品と同等あるいはより高速になるのが普通である。しかも従来品よりも消費電力は低い。
　電源電圧や入出力レベルが異なる標準論理ICを接続するときには、いくつかの注意事項を守らなければならない。さもないと誤動作や過剰な電力消費が起こることがある。場合によっては素子破壊を招くことになる。まずスイッチング動作を実行させるためには、送信側出力の高レベル電圧（VOH）が受信側入力のしきい電圧を超えていなければならない（図3）。ただし、送信側出力の高レベル電圧（VOH）が受信側入力の高レベル電圧（VIH）を超えていても、入力バッファーのpチャンネルMOS FETを完全にシャット・オフするだけの電圧には達していないかもしれない。達していない場合は、余分なスタチック電流を引き込むことによって素子の動作寿命を縮める恐れがある（図4）。入力電圧が受信側の電源電圧に近づくほど、このスタチック電流は少なくなる。電源電圧いっぱいまで電圧振幅を広げ、しかも信号の遷移時間を極めて短くすることが望ましい。
　ただし受信側の入力電圧が高すぎても、問題が起こる。このことは、テキサス・インスツルメンツ社のアプリケーション・ノートにも記載されている*2）。電源電圧が高い標準論理ICは、電源電圧の低い標準論理ICを変換回路なしに確実に駆動できる。ただしそれは、受信側ICの入力が高い電圧を許容できることと、論理振幅が受信側入力電圧の論理しきい値であるVILとVIHを超えていることが前提条件となる。例えば電源電圧が3.3VのCMOS出力バッファーは、電源電圧2.5Vの半導体デバイスで過電圧入力を許容できる品種に限って駆動できる。出力バッファーの論理振幅は0～3.3Vと電源電圧いっぱいに広がっており、受信側入力レベルのVIL＝0.7VおよびVIH＝1.7Vの範囲を超えているからである。
　ただし、アプリケーション・ノートに書かれているように、いくつかの要因によって受信側デバイスが高電圧入力を許容できないことがある。例えば製造プロセスが要因となる。ゲート酸化膜の信頼性を確保するために、高電圧を許容しないことがあるからだ（図5（a））。また、入力端子から電源電圧端子へ電流経路を形成するように静電気保護ダイオードを挿入していることもある（図5（b））。あるいは、データ入力回路がトランシーバー入出力回路になっているかもしれない（図5（c））。このときは、入力から電源電圧端子への寄生ダイオードがあったり、pMOS FETがターンオンする可能性があったりする。これらの場合はいずれも、送信側と受信側の間に変換回路を入れる必要がある。

パッケージで特徴を出す

　1980年代半ば、すなわち筆者が標準論理ICで回路設計に初めて取り組んでいたころは、半導体パッケージと言えばDIP*およびPLCC*パッケージが全盛であった。しかし時代は変わった。例えばオン・セミコンダクター社によると、携帯電話機には少なくとも25個のICが使われているという。これが本当だとすると、外形が大きな携帯電話機を想定したとしても、標準論理ICのパッケージが表面実装型でより小さなものへと移行していることが直ちに理解できるだろう*3）、*4）。
　入出力数の多いデバイスでは、SOP*、SSOP*、TSSOP*といったパッケージであることが多い。いずれも外形寸法とピン配置が標準化されている。入出力数の少ないデバイスでは、SOT*パッケージが主流である。半導体ベンダーが独自のパッケージ品を提供していることもある（図6）。これらのパッケージは、コンデンサー・アレイや抵抗アレイ、FETスイッチなどの個別部品にも利用されている。パッケージの選定では実装占有面積だけでなく、温度に関する仕様に注意しよう。保存温度範囲、使用温度範囲、はんだ付け温度条件といった仕様がある。
　利益率の低い汎用品の事業において、多くの半導体ベンダーは製品を差異化するために入出力バッファーを強化してきた。例えばいわゆるバス・ホールド出力は、最も新しい入力状態を保持することによって外付け抵抗（プルアップ抵抗あるはプルダウン抵抗）を不要にした。このため、消費電力は下がり、バス・アレイが3ステート状態からスイッチする時間は短かくなった。また高速バス対応品における終端用インピーダンス回路の内蔵も、外付けを不要にした。実装占有面積とコストの増大を抑えられる。
　半導体ベンダーはまた、活線挿抜に対応したり、実装ボードの各部ごとに電源のオン・オフを選べるような用途に対応したりするために、入出力バッファーを最適化している。例えばテキサス・インスツルメンツ社は、電源電圧が0Vのときの出力端子におけるピーク・シンク電流IOFFの仕様を規定した品種を製品化している。また東芝の最新ファミリーでは、入力端子のパワー・ダウン保護あるいは出力端子のパワー・ダウン保護を備えた品種や、これらの両方を備えた品種を用意した。多くの半導体ベンダーの標準論理ICファミリーは、電源電圧を超える入力電圧を許容できる。このため、電源電圧の異なる回路同士を結ぶブリッジとして使える。

論理機能を持たない製品が増える

　標準論理ICの主な用途がバス・ブリッジであると理解した半導体ベンダーは、標準論理ICから論理機能を取り外した。そして入出力変換用のさまざまなICを提供するようになった。
　例えば一部のバッファーICは、電圧レベルの変換器としても動作する。またこのICは、スイッチを内蔵していることが少なくない。信号波形を整形し、高い出力電流で長い伝送線路を駆動する。
　速度変換ICは、高速でビット幅の狭いバスと低速でビット幅の広いバスの間をつなぐ。シングル・エンドのインターフェースと差動のインターフェースの間をつなぐこともある。
　またクロスポイント・スイッチICは、数多くの送信元と受信先の間でデータ・トラフィックの経路を制御する。
　ラッチICとレジスターICは、デバイスの入出力端子とバスを分離する。例えばメモリー・モジュール・アレイのような高インピーダンスの入出力端子と、メモリー・コントローラーICのインターフェースのようなシステム・バスの間に入れて使う。
　米オン・セミコンダクター社によると、最先端のLSIは静電気放電やEMI*などに弱い。このためASICやFPGAなどは、性能を確保するためのインターフェース保護回路を必要とする。すなわち、取るに足らない個別部品やインターフェース部品が、こういったLSIの死命を制するのである。半導体の加工寸法を縮小することは、誤動作に対する余裕の減少を意味する。民生用機器や車載機器、工業用機器などが過電圧によって誤動作する危険性が増える。個別部品と標準論理ICは現在、高度なシステムの生命を維持する「ライフ・サポート」部品となっている。


雑誌無償購読申込み	ニュースレター登録	この記事に対する感想/ご意見


	Reed Electronics Group
	Electronic BUSINESS Japan　\|　Design Ｎews Japan　\|　Semiconductor INTERNATIONAL　\|　DETAIL JAPAN


	EDN Japanについて　\|　広告掲載について　\|　サイトマップ　\|　お問合せ

		Copyright (C) 2000-2006 Reed Business Infomation Japan K.K.

	個人情報に関する方針　\|　著作権・リンクについて　\|　会社情報