July 2005

通信分野を次のターゲットにしたインドのチップ設計者 通信用途向けのIP開発では、再使用可能なコアと検証が主役になっている。 　 　 Pradeep Chakraborty, EDN Asia/India

インドといえば、ソフトウエア開発で有名だが、同様にIC設計サービスの拠点としても成長著しい。インドの設計会社は持ち前の専門知識を駆使して、従来の設計や検証サービスと並行して、IPコアの提供を開始した。半導体の設計チームは、ファブレスICベンダーやチップを製造するために統合された企業が使用するIPコアを開発している。 Advertisement 　インドのeInfochips社のASICソリューション･アンド･サービス･マーケティング・マネジャーのRohit Dubey氏によれば、主要な大手半導体メーカーはIPを保有し、社内に保管している。しかしながら、IP企業はコアを作り、ほかの企業にコアを販売するか、またはそのライセンスを提供する。これらインドの企業にとって、通信という分野はホットなターゲットである。Wipro社、eInfochips社、HCL社、Sasken社のようなインドの企業は、通信分野でIPの開発を手掛けてきた。 　インドの技術者の社会では、検証によって設計作業の70％近くを吸収できることを知った上で、チップ開発において検証の重要性も認識してきた。主要企業のほとんどは、検証に特化したチーム、または部門を持つことが標準になりつつある。そして、徐々に、検証サービスだけを提供することを専門とした企業が数多く出現してきている。 　「以前、この種のサービスでは、ただ人材と専門知識を提供するにすぎなかった」と、インドのInsilica Semiconductor社のデザイン･センターとシリコン･リアライゼーションの責任者である、S Uma Mahesh氏は語る。さらに同氏は、「生産性を上げるために、プロセスを自動化することが今の風潮である。今や設計チームの一部として、より多くの外部コンサルタントを持つことが一般化して、さらに今後も増加傾向にある。当社のビジネスモデルでは、単一のIPコアを販売するのではなく、顧客のニーズにかなった一体化した製品を提供することである」とも語っている。Insilica社は、SONET/SDH/PDH、スイッチング、次世代のSONETコアと1G/10Gビット/秒MACの分野で実績を残している。 　インドQuasar Innovations社のマネージング・ダイレクターを務めるRamakrishna Dutt氏によると、世界中にデータ/テレコム用のIPコアを提供している企業の中には、インドに自社の設計センターを移転させているケースも多い。すべてのコアを構造的にモジュール化し、またボリューム、コスト、機能セット、パフォーマンスやパワー･マネジメントに至るまで、顧客ニーズに合うように設計する傾向が、さらに強くなってきている。これらは、相互運用性を念頭に置いて設計されており、結果的に単一ソースからの完全なソリューションとなり、統合化で発生する問題を最小限に抑えている。そのため、新しいチップあるいは電話機の設計上、重要な要素となっている。 　「IPは進化している」と、同氏は言う。「IPは、もはやビルディング･ブロックではなく、組み込まれ、検証されたサブ･システムとして供給される。伝統的に設計をアウトソーシングしてきたインドの企業は、システム･オプティマイザから、イネーブラ、さらに現在では、共同開発者へ、そのビジネス形態を変化させている」(同氏)。 　 採用された検証方法は何か 　 　設計の世界では、再使用可能なコアの開発に注目している。eInfochips社のDubey氏によれば、再使用可能なコアに関しては、IPをその企業独自の設計に統合させ、完全なシステムを自社で開発できる顧客にライセンスすることになる。これにより、設計者は電力、速度、エリアなどの特定の設計要件に合わせて、主にVerilog/VHDLで開発された再使用可能なIPコアを簡単に変更することができる。 　HDL、主にVerilogの使用は、検証のための従来的方法ではあるが、複雑なSoCの検証のためにHDLを使用することは、面倒でしかも時間がかかる。したがって、HVL(hardware verification language）ベースの検証方法は、機能検証、プロセスのスピード化と簡略化を図ることの両方を実現する最新の方法である。機能検証プロセスは、HDLからHVLベースの検証へと移行している。 　例えば、eInfochips社はLOOV(layered object-oriented verification）法を実施している。この方法は、複雑な数百万ゲートSoCの検証に適している。これは、モジュールとシステムレベル検証のための非常に拡張性のある検証環境を構築するのに役立ち、高い機能網羅性を提供する。 　Mahesh氏は、検証は“曲がり角”にきている、と付け加えている。検証は十分に試行されたアプローチから、今や新しい技術へと大きくシフトしている。以下はその例である。 　■VerilogとVHDLベースの検証からVera、Specman、Test builderなどの検証言語へ 　■Verilog とVHDLからSystem CとSystem Verilogへ 　■Verilog とVHDLからC、C++、Javaへ 　■純ハードウエア検証から協調検証へ 　■ハードウエア･アクセラレイションからエミュレーションへ 　どのアプローチを採用するかは、取り組むべき設計上の問題に依存している。インドのSoftJin社の技術ダイレクター、Shridhar Laddha氏によると、Verilog HDLは、主要な設計用言語として使われてきた。「当社は、設計検証用言語として、System Cを使用してきた。当社の設計者たちによって開発された複雑なVerilog RTLは、極めて直観的で容易なSystem C テストベンチで検証されている」と、述べている。System Cベースの検証環境は、テストベンチの開発時間を短縮できるため、SoftJin社にとって、大いに役立っている。 　「当社のシステムは、非常に大きなデータを扱える機能検証を必要としていたので、シミュレーション速度は、極めて重要な要素であった。Verilog/VHDLや、ほかの言語の場合と比較し、System Cテストベンチで、より速いシミュレーション速度を観測できたことで、われわれの性能要件は満たされた」と、同氏は語る。 　 IPコアの開発とテスト 　 　Insilica社のMahesh氏によると、IPコアは、いわばソフトウエア（RTLベース）であり、ファームウエア(特定のテクノロジーに合成される）、あるいはハードウエア(特定のテクノロジー用に準備されたレイアウト）にもなり得る。さらに、場合によっては、標準ベースに、あるいは機能ベースになる。 　IPコアの有効性検査、テスト、検証は、コアの性質とソースに依存している。それらは常に、RTLでチェックされている。特定のケースでは、コアは、ボードレベルテスト、FPGAの実装とエミュレーションを通してチェックされる。稀なケースでは、コアは実物の半導体を実装してテストされる。ここで留意すべきことは、IPが標準ベースの場合、標準本体がコンプライアンスを保障していなければならない、という点である。 　Insilica社は、“SOC-ODMビジネスモデル”と呼ばれるものに頼っている。「コンセプト、アーキテクチャ、アルゴリズム、RTLなどについて、われわれが関与できるのは、顧客が適切であると判断した場合である。そして、検査済みのボリューム･シリコンを供給する。われわれは、あらゆるシリコン設計とその供給プロセスを整備したことに加え、無線やイメージングのような、変曲点にある確認された領域のコア･テクノロジも開発している」と、Mahesh氏は言う。 　これらすべてに要求されることは、Insilica社が、まず、アーキテクチャ、RTL、検証を含むテクノロジ･モジュール(基本的にIPコア、コアレベルでは非売品）の開発をすることであり、次にターゲットとなるSoCに統合する際、これらのテクノロジを検証することである。このことを達成するため、同社では定性的にも定量的にも評価する専門チームを設置した。そのチームの現在のプロジェクトに対して、同社では、System C、C、 MATLAB、Verilog、Test builder を使用し、FPGAベースの有効性検査を実施している。「われわれは、将来のプロジェクトをこの上に積み上げて行く」と、Mahesh氏は付け加える。 　eInfochips社は、通信、SAN(storage area network）とチップ用の業界標準バス･インターフェースの分野で、技術開発の重要な役割を担ってきた。Dubey氏は、設計RTLが機能検証用にFPGAにマップされると、付け加えている。いったん機能性がテストされ、検証されれば、それらはほかのIP/ブロックと共にSoC上に統合される。検証IPは、顧客のDUT（design under test）に対してテストされる。テストが成功した後、SoCの設計のために、IPコアと検証IPのライセンスが、チップメーカーに提供される。 　競争が激しいグローバル市場で成功を収めるため、技術系企業は、高度に革新的な製品を開発して、迅速な市場投入を行わなければならない。しかし、高性能、低価格、迅速な市場投入といった、高まっていく要求に対処するには、専門の開発チーム同士の完璧な連携が必要になる。同社には、進行中のIP開発プログラムがあり、さらに顧客の設計サイクルをスピードアップするための最新の設計および、検証プランも開発してある。eInfochips社のIPコアは合成しやすく、米Xilinx社のFPGA上でテストされている。 　Xilinx社は、複雑なASIC、SoC、IPコアとFPGAを設計し検証する面で、広範囲な経験を有し、そのチームも、設計フローで使用する多様な、設計のエントリーから、シミュレーション、合成、検証、バックエッンド設計とポスト･シリコン･バリデーションそしてボード設計に至るまで、EDAツールに対する広範囲なノウハウを持っている。 　通信の領域において、eInfochips社は、「Design IP」と呼ぶ合成されたIPコアと、「Verification IP」と呼ぶ検証コンポーネントの両方を提供している。Verification IPは、米Verisity社(2005年4月時点でVerisity社は、米Cadence Deign Systems社に吸収合併された）のカプセル化された eVC("e" Verification Component）をベースにしている。実際、eInfochips社は、自社で開発したeVCとVerisity社から供給されるほかの製品を提供している。Verification IPのポートフォリオには、UWB、SONET/SDH、SPI4、SFI、OTN(Optical Transport Network）、serial attached SCSI、SATA(serial ATA)、Fiber Channel、OCP (Open Cores Protocol)、PCI Express、PCI/PCI-X、そしてGbE (Gigabit Ethernet）が含まれている。Design IPのポートフォリオには、IEEE 802.11b、 SPI3、 SPI5、 GbE MAC、PCIマスターとターゲット、DDR コントローラ、80186プロセッサ･コア、そしてルックアップ･テーブル･ベースのFIRが含まれている。

>>> EDN GLOBAL REPORT 目次